具有限定有源区的线型沟道的半导体装置

    公开(公告)号:CN108538804B

    公开(公告)日:2021-06-08

    申请号:CN201810251036.5

    申请日:2013-05-21

    Abstract: 本发明公开了具有限定有源区的线型沟道的半导体装置及其形成方法,其中该半导体装置包括:彼此平行的多个平行沟槽;彼此平行的多个交叉沟槽;由平行沟槽和交叉沟槽限定的多个有源区;跨过有源区的多条下导线;彼此平行的多条上导线,交叉下导线且跨越有源区;以及连接到有源区的数据存储元件。平行沟槽和交叉沟槽的每个是直线形。平行沟槽交叉上导线并与上导线形成第一锐角。交叉沟槽交叉平行沟槽并与平行沟槽形成第二锐角。

    具有限定有源区的线型沟道的半导体装置

    公开(公告)号:CN108538804A

    公开(公告)日:2018-09-14

    申请号:CN201810251036.5

    申请日:2013-05-21

    Abstract: 本发明公开了具有限定有源区的线型沟道的半导体装置及其形成方法,其中该半导体装置包括:彼此平行的多个平行沟槽;彼此平行的多个交叉沟槽;由平行沟槽和交叉沟槽限定的多个有源区;跨过有源区的多条下导线;彼此平行的多条上导线,交叉下导线且跨越有源区;以及连接到有源区的数据存储元件。平行沟槽和交叉沟槽的每个是直线形。平行沟槽交叉上导线并与上导线形成第一锐角。交叉沟槽交叉平行沟槽并与平行沟槽形成第二锐角。

    半导体器件和制造半导体器件的方法

    公开(公告)号:CN117238849A

    公开(公告)日:2023-12-15

    申请号:CN202310635014.X

    申请日:2023-05-31

    Abstract: 提供了半导体器件和制造半导体器件的方法。所述制造半导体器件的方法包括:在衬底上形成掩模层、第一分离层、第一芯模层、第二分离层和第二芯模层;对第二芯模层进行图案化以形成第二芯模图案;在第二芯模图案上形成第一间隔物;去除第二芯模图案;对第二分离层和第一芯模层进行图案化以形成第一结构;在第一结构和第一分离层上形成第二间隔物层;各向异性地蚀刻第二间隔物层,以在第一结构上形成第二间隔物,并在第一结构上形成第一虚设图案和对准关键图案;以及在第一分离层上旋转涂布旋涂硬掩模层,其中,旋涂硬掩模层覆盖第一结构、第一虚设图案和对准关键图案。

Patent Agency Ranking