-
公开(公告)号：CN109698133B
公开(公告)日：2024-02-06
申请号：CN201811205075.8
申请日：2018-10-16
Applicant: 三星电子株式会社
IPC: H01L21/48 , H01L23/498
Abstract: 提供了一种包括钝化间隔物的半导体器件及其制造方法。制造半导体器件的方法包括提供衬底以及在所述衬底上形成层间绝缘层。所述方法包括在所述层间绝缘层中形成初步通孔。所述方法包括在所述初步通孔的内侧表面上形成钝化间隔物。所述方法包括使用所述钝化间隔物作为蚀刻掩模来形成通孔。所述方法包括在所述通孔中形成导电通路。所述钝化间隔物包括与包含在所述层间绝缘层中的绝缘材料不同的绝缘材料。
-
公开(公告)号：CN114446960A
公开(公告)日：2022-05-06
申请号：CN202111221518.4
申请日：2021-10-20
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开提供了一种能够改善可靠性和性能的半导体存储器装置。半导体存储器装置包括：衬底，其包括单元区域和单元区域周围的外围区域；单元区域隔离膜，其限定单元区域；位线结构，其位于单元区域中；第一外围栅极结构，其位于衬底的外围区域上，第一外围栅极结构包括第一外围栅极导电膜和第一外围栅极导电膜上的第一外围封盖膜；外围层间绝缘膜，其位于第一外围栅极结构周围；以及插入层间绝缘膜，其位于外围层间绝缘膜和第一外围栅极结构上，并且包括与外围层间绝缘膜的材料不同的材料。外围层间绝缘膜的上表面低于第一外围封盖膜的上表面。
-
公开(公告)号：CN113838859A
公开(公告)日：2021-12-24
申请号：CN202110273389.7
申请日：2021-03-12
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578 , H01L23/522
Abstract: 一种集成电路器件，包括：衬底，包括多个有源区；位线，在衬底上沿水平方向延伸；直接接触部，连接在从多个有源区中选择的第一有源区与所述位线之间；内部氧化物层，接触直接接触部的侧壁；以及含碳氧化物层，在所述位线的侧壁上沿竖直方向非线性地延伸，含碳氧化物层接触所述位线的侧壁。
-
公开(公告)号：CN110047814B
公开(公告)日：2024-11-12
申请号：CN201910037891.0
申请日：2019-01-15
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/768
Abstract: 一种半导体器件，包括：半导体衬底上的层间绝缘层、在层间绝缘层中的通路塞和通路塞上的布线线路，其中通路塞和布线线路彼此耦接并形成阶梯结构。半导体器件包括在层间绝缘层和通路塞之间的第一气隙区、以及在层间绝缘层和布线线路之间的第二气隙区。第一气隙区和第二气隙区彼此不竖直重叠。
-
公开(公告)号：CN113809146A
公开(公告)日：2021-12-17
申请号：CN202110222725.5
申请日：2021-02-26
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L23/538 , H01L27/108
Abstract: 提供了一种集成电路器件。该集成电路器件包括：衬底上的位线，该位线包括下导电层和上导电层；位线上的绝缘封盖图案；以及主绝缘间隔物，在位线的侧壁和绝缘封盖图案的侧壁上，该主绝缘间隔物包括向上导电层凸出的延伸部分。
-
Patent Agency Ranking
公开(公告)号：CN110047814A
公开(公告)日：2019-07-23
申请号：CN201910037891.0
申请日：2019-01-15
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/768
Abstract: 一种半导体器件，包括：半导体衬底上的层间绝缘层、在层间绝缘层中的通路塞和通路塞上的布线线路，其中通路塞和布线线路彼此耦接并形成阶梯结构。半导体器件包括在层间绝缘层和通路塞之间的第一气隙区、以及在层间绝缘层和布线线路之间的第二气隙区。第一气隙区和第二气隙区彼此不竖直重叠。
-
公开(公告)号：CN116454047A
公开(公告)日：2023-07-18
申请号：CN202211035563.5
申请日：2022-08-26
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/522 , H01L23/528 , H01L23/64
Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，包括分别具有第一有源图案和第二有源图案的单元区域和芯区域以及位于单元区域与芯区域之间的边界区域，第一有源图案和第二有源图案具有至少部分地限定第一有源图案与第二有源图案之间的沟槽的相应的相对的侧壁表面；器件隔离层，位于边界区域上，以填充沟槽；线结构，位于第一有源图案上并且从单元区域延伸到边界区域；以及盖图案，覆盖线结构的位于边界区域上的端部。器件隔离层包括至少部分地限定与线结构的端部相邻的凹进区域的一个或更多个内表面，并且盖图案沿着线结构的端部延伸到凹进区域中。器件隔离层的顶表面位于线结构与盖图案的底表面之间。
-
公开(公告)号：CN113948515A
公开(公告)日：2022-01-18
申请号：CN202110531734.2
申请日：2021-05-17
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器装置包括：衬底,其具有单元阵列区、第一界面区和第二界面区，单元阵列区设有有源区；单元阵列区和第二界面区上的位线；电介质图案，其位于位线的顶表面上，并沿着位线的顶表面延伸，并且还延伸至第一界面区上；器件隔离图案，其位于衬底上，并且包括单元阵列区上的第一部分和第一界面区上的第二部分，第一部分限定有源区，第二部分设有第一凹部，并且每个第一凹部布置在两个邻近的电介质图案之间；以及第一牺牲半导体图案，其布置在第一界面区上，并且在第一凹部中。第一牺牲半导体图案包括多晶硅。
-
公开(公告)号：CN109698133A
公开(公告)日：2019-04-30
申请号：CN201811205075.8
申请日：2018-10-16
Applicant: 三星电子株式会社
IPC: H01L21/48 , H01L23/498
Abstract: 提供了一种包括钝化间隔物的半导体器件及其制造方法。制造半导体器件的方法包括提供衬底以及在所述衬底上形成层间绝缘层。所述方法包括在所述层间绝缘层中形成初步通孔。所述方法包括在所述初步通孔的内侧表面上形成钝化间隔物。所述方法包括使用所述钝化间隔物作为蚀刻掩模来形成通孔。所述方法包括在所述通孔中形成导电通路。所述钝化间隔物包括与包含在所述层间绝缘层中的绝缘材料不同的绝缘材料。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
