半导体器件
    1.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN115394774A

    公开(公告)日:2022-11-25

    申请号:CN202210569674.8

    申请日:2022-05-24

    Abstract: 一种半导体器件包括:导电线,在衬底上在第一方向上延伸;绝缘图案层,在衬底上并具有在第二方向上延伸的沟槽,沟槽具有扩展到导电线中的扩展部分;沟道层,在沟槽的相对的侧壁上并连接到导电线的由沟槽暴露的区域;第一栅电极和第二栅电极,在沟道层上并分别沿着沟槽的相对的侧壁;栅极绝缘层,在沟道层与第一和第二栅电极之间;掩埋绝缘层,在沟槽内在第一栅电极和第二栅电极之间;以及第一接触和第二接触,分别被掩埋在绝缘图案层中并分别连接到沟道层的上部区域。

    半导体器件
    2.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN115662991A

    公开(公告)日:2023-01-31

    申请号:CN202210585531.6

    申请日:2022-05-26

    Abstract: 可以提供一种半导体器件,该半导体器件包括:在基板上的导电线;在导电线上的第一栅电极;在第一栅电极上通过栅极隔离绝缘层分隔开的第二栅电极;在第一栅电极的侧表面上的第一沟道层,并且第一栅极绝缘层在它们之间;在第一栅电极的另一侧表面上的第一源极/漏极区;第二沟道层,在第二栅电极的在与第一沟道层相反的一侧的另一侧表面上并且第二栅极绝缘层在它们之间;在第二沟道层上的第二源极/漏极区;以及第三源极/漏极区,在第一沟道层上以及在第二栅电极的与第一沟道层在同一侧的侧表面上。

    半导体存储器件
    3.
    发明公开

    公开(公告)号:CN116896878A

    公开(公告)日:2023-10-17

    申请号:CN202310340749.X

    申请日:2023-03-31

    Abstract: 一种半导体存储器件包括在衬底上排列的多个存储单元。所述多个存储单元中的每个可以包括在衬底上的第一晶体管和在第一晶体管上的第二晶体管。第一晶体管可以包括在第一源极区和第一漏极区之间的第一沟道区、第一栅电极、以及第一栅极绝缘层。第二晶体管可以包括:柱结构,具有依次堆叠在第一栅电极上的第二漏极区、第二沟道区和第二源极区;第二栅电极,在第二沟道区的一侧;以及第二栅极绝缘层,在第二沟道区和第二栅电极之间。第二漏极区和第二源极区可以分别具有第一导电类型杂质区和第二导电类型杂质区。

    半导体存储器件
    4.
    发明公开

    公开(公告)号:CN115346983A

    公开(公告)日:2022-11-15

    申请号:CN202210169606.2

    申请日:2022-02-23

    Abstract: 提供了一种半导体存储器件,包括:位线,在第一方向上延伸;沟道图案,在位线上并且包括与位线接触的第一氧化物半导体层和在第一氧化物半导体层上的第二氧化物半导体层,其中,第一氧化物半导体层和第二氧化物半导体层中的每一个包括与位线平行的水平部分以及从水平部分竖直地突出的第一竖直部分和第二竖直部分;第一字线和第二字线,在第二氧化物半导体层的第一竖直部分与第二竖直部分之间并且在第二氧化物半导体层的水平部分上;以及栅介电图案,在沟道图案与第一字线和第二字线之间。第二氧化物半导体层的厚度大于第一氧化物半导体层的厚度。

    半导体存储器装置及制造其的方法

    公开(公告)号:CN114765209A

    公开(公告)日:2022-07-19

    申请号:CN202210020435.7

    申请日:2022-01-10

    Abstract: 提供了一种通过改善界面特性同时减少泄漏电流而性能提高的半导体存储器装置以及制造其的方法。半导体存储器装置包括:导线,其位于衬底上;第一层间绝缘层,其暴露出导线并且在衬底上限定沟道槽;沟道层,其沿着沟道槽的底部和侧表面延伸;第一栅电极和第二栅电极,它们在沟道槽中彼此间隔开;第一栅极绝缘层,其位于沟道层与第一栅电极之间;以及第二栅极绝缘层,其位于沟道层与第二栅电极之间。沟道层包括顺序地堆叠在导线上的第一氧化物半导体层和第二氧化物半导体层。第一氧化物半导体层的结晶度大于第二氧化物半导体层的结晶度。

    半导体器件和制造半导体器件的方法

    公开(公告)号:CN119835935A

    公开(公告)日:2025-04-15

    申请号:CN202410855046.5

    申请日:2024-06-28

    Abstract: 提供了半导体器件和制造半导体器件的方法。该半导体器件可以包括:在衬底上的外围电路结构;在外围电路结构上的层间绝缘层;在层间绝缘层中在第一方向上延伸的位线;半导体图案,在位线上,并且包括在第一方向上彼此面对的第一垂直部分和第二垂直部分以及将第一垂直部分和第二垂直部分彼此连接的水平部分;第一字线和第二字线,在水平部分上并分别与第一垂直部分和第二垂直部分相邻;以及栅极绝缘图案,插设在第一垂直部分和第一字线之间以及在第二垂直部分和第二字线之间。层间绝缘层的上表面和位线的上表面彼此共面。

    半导体存储器件
    7.
    发明公开

    公开(公告)号:CN119277777A

    公开(公告)日:2025-01-07

    申请号:CN202410696461.0

    申请日:2024-05-31

    Abstract: 本发明提供一种半导体存储器件,其包括:衬底;设置在所述衬底上的导电线;在导电线上沿第一方向延伸并部分地覆盖导电线的水平沟道部分;设置在水平沟道部分上的分离绝缘层;包括在导电线上的第一部分和在垂直于衬底的第二方向上延伸的第二部分的栅极绝缘层;在栅极绝缘层和分离绝缘层之间的垂直沟道部分,垂直沟道部分在第二方向上延伸;以及在栅极绝缘层的第一部分上的间隔物。包含在水平沟道部分中的第一材料不同于包含在垂直沟道部分中的第二材料。

    半导体装置
    8.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118053911A

    公开(公告)日:2024-05-17

    申请号:CN202311494058.1

    申请日:2023-11-10

    Abstract: 一种半导体装置,包括:第一绝缘层,其设置在衬底上;下栅极图案,其设置在第一绝缘层上;第二绝缘层,其覆盖下栅极图案的至少一部分;第一下栅极绝缘层,其设置在下栅极图案和第二绝缘层上;源极图案和漏极图案,其设置在第一下栅极绝缘层上,其中,源极图案和漏极图案彼此间隔开以包括面对下栅极图案的沟槽;氧化物半导体层,其沿源极图案和漏极图案的表面以及沟槽的底表面形成;上栅极绝缘层,其设置在氧化物半导体层上;以及上栅极图案,其设置在上栅极绝缘层上并填充沟槽。

    半导体存储器装置
    9.
    发明公开

    公开(公告)号:CN116344594A

    公开(公告)日:2023-06-27

    申请号:CN202211617837.1

    申请日:2022-12-15

    Abstract: 一种半导体存储器装置包括:位线,其设置在衬底上并且在第一方向上彼此平行地延伸;氢供应绝缘层,其包括氢并且填充位线之间的空间;源图案,其位于位线中的每一条上并且与氢供应绝缘层部分接触;氢扩散势垒层,其覆盖氢供应绝缘层的顶表面并且与源图案的侧表面接触;第一沟道图案,其位于源图案上;第一字线,其邻近于第一沟道图案的侧表面并且与位线交叉;以及着陆焊盘,其在第一沟道图案上。

    半导体存储器件
    10.
    发明公开

    公开(公告)号:CN114843273A

    公开(公告)日:2022-08-02

    申请号:CN202210110562.6

    申请日:2022-01-29

    Abstract: 一种半导体存储器件,包括:在第一方向上延伸的位线;第一和第二有源图案,在第一方向上交替地设置并在位线上,并且第一和第二有源图案中的每个包括水平部分和垂直部分;第一字线,设置在第一有源图案的水平部分上以与位线交叉;第二字线,设置在第二有源图案的水平部分上以与位线交叉;以及提供在第一和第二字线之间的第一间隙区域中或者在第一和第二有源图案的垂直部分之间的第二间隙区域中的中间结构。彼此相邻的第一和第二有源图案可以被设置成相对于彼此对称。

Patent Agency Ranking