-
公开(公告)号：CN109801918B
公开(公告)日：2023-10-17
申请号：CN201811248928.6
申请日：2018-10-24
Applicant: 三星电子株式会社
IPC: H10B41/27 , H10B43/27 , H01L21/336
Abstract: 一种制造半导体器件的方法包括：在衬底上交替堆叠牺牲层和层间绝缘层，以形成堆叠结构；形成穿透堆叠结构的沟道；形成穿透堆叠结构的分离区；通过去除穿过分离区的牺牲层来形成横向开口；以及在横向开口中形成栅电极。形成栅电极可以包括：通过供应源气体和第一反应气体在横向开口中形成成核层，以及通过供应源气体和与第一反应气体不同的第二反应气体在成核层上形成体层以填充横向开口。第一反应气体可以从储存在充气单元中并从充气单元供应的第一反应气体源供应。
-
公开(公告)号：CN109244078A
公开(公告)日：2019-01-18
申请号：CN201810749616.7
申请日：2018-07-10
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
Abstract: 提供了半导体存储器件和导体结构。该半导体存储器件可以包括衬底、堆叠在衬底上的栅电极结构、在栅电极结构之间的绝缘图案、穿透栅电极结构和绝缘图案的垂直沟道、以及数据存储图案。垂直沟道可以电连接到衬底。数据存储图案可以布置在栅电极结构与垂直沟道之间。栅电极结构的每个可以包括壁垒膜、金属栅极和晶粒边界填塞层。晶粒边界填塞层可以在壁垒膜与金属栅极之间。
-
公开(公告)号：CN111724828B
公开(公告)日：2025-05-09
申请号：CN202010180730.X
申请日：2020-03-16
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件和一种制造半导体器件的设备。所述半导体器件包括：交替堆叠在衬底上的栅电极和层间绝缘层；沟道结构，所述沟道结构在第一方向上彼此间隔开并竖直地穿过所述栅电极和所述层间绝缘层延伸到所述衬底；以及第一分隔区域，所述第一分隔区域竖直地延伸穿过所述栅电极和所述层间绝缘层。每个栅电极包括第一导电层和第二导电层，所述第一导电层设置在所述第二导电层与两个相邻的层间绝缘层中的每个层间绝缘层之间。在每个栅电极的位于与所述第一分隔区域相邻的最外面的沟道结构与所述第一分隔区域之间的第一区域中，所述第一导电层的厚度朝向所述第一分隔区域减小，并且所述第二导电层的厚度朝向所述第一分隔区域增大。
-
公开(公告)号：CN109801918A
公开(公告)日：2019-05-24
申请号：CN201811248928.6
申请日：2018-10-24
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582 , H01L21/336
Abstract: 一种制造半导体器件的方法包括：在衬底上交替堆叠牺牲层和层间绝缘层，以形成堆叠结构；形成穿透堆叠结构的沟道；形成穿透堆叠结构的分离区；通过去除穿过分离区的牺牲层来形成横向开口；以及在横向开口中形成栅电极。形成栅电极可以包括：通过供应源气体和第一反应气体在横向开口中形成成核层，以及通过供应源气体和与第一反应气体不同的第二反应气体在成核层上形成体层以填充横向开口。第一反应气体可以从储存在充气单元中并从充气单元供应的第一反应气体源供应。
-
公开(公告)号：CN109427807B
公开(公告)日：2023-09-12
申请号：CN201810818513.1
申请日：2018-07-24
Applicant: 三星电子株式会社
IPC: H10B41/27
Abstract: 提供半导体器件及其形成方法。该半导体器件可以包括：多个栅电极，其层叠在衬底上并且在垂直方向上彼此间隔开；以及沟道区域，其在所述垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括：第一导电层，其限定朝向所述沟道区域凹入的凹陷；以及第二导电层，其位于由所述第一导电层限定的所述凹陷中。第二导电层中的杂质的第一浓度可以高于第一导电层中的杂质的第二浓度，并且所述杂质可以包括氮(N)。
-
Patent Agency Ranking
公开(公告)号：CN109244078B
公开(公告)日：2023-07-04
申请号：CN201810749616.7
申请日：2018-07-10
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件和导体结构。该半导体存储器件可以包括衬底、堆叠在衬底上的栅电极结构、在栅电极结构之间的绝缘图案、穿透栅电极结构和绝缘图案的垂直沟道、以及数据存储图案。垂直沟道可以电连接到衬底。数据存储图案可以布置在栅电极结构与垂直沟道之间。栅电极结构的每个可以包括壁垒膜、金属栅极和晶粒边界填塞层。晶粒边界填塞层可以在壁垒膜与金属栅极之间。
-
公开(公告)号：CN113764430A
公开(公告)日：2021-12-07
申请号：CN202110573257.6
申请日：2021-05-25
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 一种半导体器件包括：栅电极，所述栅电极在垂直于衬底的上表面的第一方向上堆叠并且彼此间隔开；层间绝缘层，所述层间绝缘层与所述栅电极交替堆叠在所述衬底上；沟道结构，所述沟道结构延伸穿过所述栅电极；和分隔区域，所述分隔区域在所述第一方向上延伸穿过所述栅电极，并且在垂直于所述第一方向的第二方向上延伸，其中，每个所述栅电极包括顺序堆叠的第一导电层和第二导电层，所述第二导电层包括金属氮化物，并且其中，所述第一导电层和所述第二导电层均与所述分隔区域物理接触。
-
公开(公告)号：CN111724828A
公开(公告)日：2020-09-29
申请号：CN202010180730.X
申请日：2020-03-16
Applicant: 三星电子株式会社
IPC: G11C5/02 , G11C16/08 , G11C16/24 , H01L27/11563 , H01L27/11565 , H01L27/11568 , H01L27/11578 , H01L29/732
Abstract: 提供了一种半导体器件和一种制造半导体器件的设备。所述半导体器件包括：交替堆叠在衬底上的栅电极和层间绝缘层；沟道结构，所述沟道结构在第一方向上彼此间隔开并竖直地穿过所述栅电极和所述层间绝缘层延伸到所述衬底；以及第一分隔区域，所述第一分隔区域竖直地延伸穿过所述栅电极和所述层间绝缘层。每个栅电极包括第一导电层和第二导电层，所述第一导电层设置在所述第二导电层与两个相邻的层间绝缘层中的每个层间绝缘层之间。在每个栅电极的位于与所述第一分隔区域相邻的最外面的沟道结构与所述第一分隔区域之间的第一区域中，所述第一导电层的厚度朝向所述第一分隔区域减小，并且所述第二导电层的厚度朝向所述第一分隔区域增大。
-
公开(公告)号：CN109427807A
公开(公告)日：2019-03-05
申请号：CN201810818513.1
申请日：2018-07-24
Applicant: 三星电子株式会社
IPC: H01L27/11556
Abstract: 提供半导体器件及其形成方法。该半导体器件可以包括：多个栅电极，其层叠在衬底上并且在垂直方向上彼此间隔开；以及沟道区域，其在所述垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括：第一导电层，其限定朝向所述沟道区域凹入的凹陷；以及第二导电层，其位于由所述第一导电层限定的所述凹陷中。第二导电层中的杂质的第一浓度可以高于第一导电层中的杂质的第二浓度，并且所述杂质可以包括氮(N)。
-
公开(公告)号：CN116056460A
公开(公告)日：2023-05-02
申请号：CN202211339831.2
申请日：2022-10-27
Applicant: 三星电子株式会社
IPC: H10B41/35 , H10B41/27 , H10B43/35 , H10B43/27 , H01L29/423
Abstract: 提供了一种电极结构、半导体装置和电子系统。电极结构包括：导电电极，该导电电极包括第一表面；绝缘层，其位于导电电极上，绝缘层与导电电极的第一表面接触；以及纳米点图案，其位于导电电极中并且与导电电极的第一表面间隔开，纳米点图案包括与导电电极的第一表面平行排列的纳米点，并且纳米点中的每个纳米点包括第一侧表面和第二侧表面，第一侧表面与导电电极的第一表面相邻，第一侧表面是平坦的并且与导电电极的第一表面平行，第二侧表面与第一侧表面相对，第二侧表面在远离导电电极的第一表面的方向上凸起。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.057 seconds)
