公开(公告)号：CN119789420A

公开(公告)日：2025-04-08

申请号：CN202411349989.7

申请日：2024-09-26

Applicant: 三星电子株式会社

Inventor： 李世勋 ,  李敏镛 ,  金俊亨 ,  金志荣 ,  成锡江

IPC: H10B12/00

Abstract: 一种非易失性存储器件包括：外围电路结构，包括外围电路和外围电路上的下绝缘结构；单元阵列结构，具有单元区域和外围连接区域并包括：与下绝缘结构接触的上绝缘结构；单元堆叠，在上绝缘结构上在单元区域中；公共源极线层，在单元堆叠上并具有公共源极开口；多个单元沟道结构，在单元堆叠中沿垂直方向延伸并延伸到公共源极线层中；以及支撑结构，在单元堆叠中在垂直方向上延伸并且延伸到公共源极开口中；以及焊盘图案，在单元阵列结构上从外围连接区域延伸到单元区域并且在垂直方向上与支撑结构重叠。

公开(公告)号：CN119521672A

公开(公告)日：2025-02-25

申请号：CN202411164330.4

申请日：2024-08-23

Applicant: 三星电子株式会社

Inventor： 李敏镛 ,  李世勋 ,  金俊亨 ,  金志荣 ,  成锡江

IPC: H10B43/20 ,  H10B43/35 ,  H10B43/40 ,  H10B41/20 ,  H10B41/35 ,  H10B41/41 ,  H10B80/00

Abstract: 本发明提供一种半导体存储器件和包括其的电子系统，该半导体存储器件可以包括：单元基板，包括第一表面和与第一表面相反的第二表面；以及着落图案，包括第三表面和与第三表面相反的第四表面，着落图案在水平方向上与单元基板间隔开。半导体存储器件可以包括：多个栅电极，依次堆叠在第一表面和第三表面上；在单元基板上的沟道结构，沟道结构垂直地延伸并与所述多个栅电极交叉；上绝缘膜，覆盖第二表面和第四表面；在上绝缘膜上的输入/输出垫，输入/输出垫在垂直方向上与所述多个栅电极的至少一部分重叠；以及支撑接触，延伸穿过上绝缘膜并连接着落图案和输入/输出垫。

公开(公告)号：CN119815834A

公开(公告)日：2025-04-11

申请号：CN202410783723.7

申请日：2024-06-18

Applicant: 三星电子株式会社

Inventor： 李敏镛 ,  金志荣 ,  李世勳 ,  金俊亨 ,  成锡江

IPC: H10B43/27 ,  H10B43/10 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B41/27 ,  H10B41/35 ,  H10B41/41 ,  H10B41/50 ,  H10B41/10

Abstract: 提供了非易失性存储器装置和包括其的电子系统。所述非易失性存储器装置包括：基底，包括第一单元区域、第二单元区域以及在第一单元区域与第二单元区域之间的连接区域；模制结构，包括在垫区域中以阶梯图案堆叠的多个栅电极；沟槽，沿着模制结构的轮廓在垫区域上，沟槽包括具有阶梯形状的底表面和在垫区域与壁区域之间的边界上的第一侧壁；衬膜，在沟槽的第一侧壁上；凹部，在沟槽中并暴露栅电极的垫部；单元接触件，设置在凹部处并与垫部连接；以及覆盖绝缘层，设置在沟槽处。衬膜相对于覆盖绝缘层具有不同的蚀刻选择性。

公开(公告)号：CN118234251A

公开(公告)日：2024-06-21

申请号：CN202311151640.8

申请日：2023-09-07

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  金智源 ,  李敏镛 ,  金度亨 ,  成锡江

IPC: H10B80/00 ,  H01L23/488 ,  H01L23/482 ,  H01L23/485

Abstract: 本发明构思提供了芯片堆叠结构以及包括其的半导体封装件，所述芯片堆叠结构包括彼此接合的第一半导体芯片和第二半导体芯片，所述半导体封装件包括沿垂直方向堆叠的多个芯片堆叠结构。

公开(公告)号：CN105206613B

公开(公告)日：2019-05-10

申请号：CN201510350640.X

申请日：2015-06-23

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  姜昌锡 ,  李敏镛 ,  陈尚佑

IPC: H01L27/11563

Abstract: 公开了一种垂直存储器件和制造垂直存储器件的方法。该垂直存储器件包括基板、多个沟道、电荷存储结构、多个栅电极、第一半导体结构和保护层图案。基板包括第一区域和第二区域。多个沟道设置在第一区域中。多个沟道在实质上垂直于基板的顶表面的第一方向上延伸。电荷存储结构设置在每个沟道的侧壁上。多个栅电极布置在电荷存储结构的侧壁上且在第一方向上彼此间隔开。第一半导体结构设置在第二区域中。保护层图案覆盖第一半导体结构。保护层图案具有与最下面的栅电极的厚度实质上相同的厚度。

公开(公告)号：CN105206613A

公开(公告)日：2015-12-30

申请号：CN201510350640.X

申请日：2015-06-23

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  姜昌锡 ,  李敏镛 ,  陈尚佑

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L27/11573 ,  H01L27/11575

Abstract: 公开了一种垂直存储器件和制造垂直存储器件的方法。该垂直存储器件包括基板、多个沟道、电荷存储结构、多个栅电极、第一半导体结构和保护层图案。基板包括第一区域和第二区域。多个沟道设置在第一区域中。多个沟道在实质上垂直于基板的顶表面的第一方向上延伸。电荷存储结构设置在每个沟道的侧壁上。多个栅电极布置在电荷存储结构的侧壁上且在第一方向上彼此间隔开。第一半导体结构设置在第二区域中。保护层图案覆盖第一半导体结构。保护层图案具有与最下面的栅电极的厚度实质上相同的厚度。