-
公开(公告)号：CN104796140A
公开(公告)日：2015-07-22
申请号：CN201410532951.3
申请日：2014-10-10
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H03L7/18
CPC classification number: H03L7/0992 , H03L7/08 , H03L7/0995 , H03L7/18 , H04B1/40
Abstract: 本发明提供一种数字锁相环DPLL、控制DPLL的方法和使用DPLL的超低功率收发器。一种锁相环(PLL)包括：计数器，被构造为在屏蔽时间期间测量振荡器的压控振荡器(VCO)信息；频率调谐器，被构造为基于通过将VCO信息与目标频率信息进行比较而获得的比较结果，将振荡器的频率调谐为目标频率。
-
公开(公告)号：CN101232022A
公开(公告)日：2008-07-30
申请号：CN200810004580.6
申请日：2008-01-25
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/522 , H01L21/8239 , H01L21/768
CPC classification number: H01L27/10885 , H01L27/10814 , H01L27/10823 , H01L27/10876
Abstract: 本发明提供一种包括阻挡绝缘层的半导体器件及其制造方法。该半导体器件包括：半导体衬底，包括多个有源区，其中有源区由器件隔离层定义且沿第一方向设置；多个位线电极，连接到所述有源区，其中每个所述位线电极沿第二方向延伸；以及多个第一阻挡绝缘层。每个所述第一阻挡绝缘层沿第三方向延伸，所述第一阻挡绝缘层中的至少一个设置于所述器件隔离层位于所述有源区中的两个之间的对应第一部分上，所述两个有源区沿第一方向相邻，所述第一方向与所述第二方向彼此不同。
-
公开(公告)号：CN101017825A
公开(公告)日：2007-08-15
申请号：CN200710004792.X
申请日：2007-01-30
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/522 , H01L21/8239 , H01L21/768
CPC classification number: H01L29/7828 , H01L27/10891 , H01L29/42356 , H01L29/66666
Abstract: 提供了具有能够减小围绕有源柱的栅电极和连接栅电极的字线之间的界面接触阻抗的垂直沟道的半导体器件及其制造方法。该半导体器件包括多个有源柱，在垂直于半导体衬底的表面的方向上延伸。字线结构形成在外周边上，用于连接在相同的行或列中设置的有源柱。与字线结构相关，顶和底源区/漏区分别形成在有源柱之上和之下。
-
公开(公告)号：CN104796140B8
公开(公告)日：2019-07-12
申请号：CN201410532951.3
申请日：2014-10-10
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H03L7/18
CPC classification number: H03L7/0992 , H03L7/08 , H03L7/0995 , H03L7/18 , H04B1/40
Abstract: 提供一种数字锁相环DPLL、控制DPLL的方法和使用DPLL的超低功率收发器。一种锁相环(PLL)包括：计数器，被构造为在屏蔽时间期间测量振荡器的压控振荡器(VCO)信息；频率调谐器，被构造为基于通过将VCO信息与目标频率信息进行比较而获得的比较结果，将振荡器的频率调谐为目标频率。
-
公开(公告)号：CN104428996A
公开(公告)日：2015-03-18
申请号：CN201380024582.0
申请日：2013-05-10
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
CPC classification number: H04B1/38 , H03B5/1215 , H03B5/1228 , H03B2200/0062 , H03C3/0916 , H03C3/0975 , H03C3/0991 , H03L7/0802 , H03L7/0895 , H03L7/0898 , H03L7/099 , H03L7/1072 , H04L5/0062 , H04L7/033 , H04L2027/0016 , H04L2027/0022 , H04L2027/0055
Abstract: 一种收发器，可包括：接收(Rx)射频(RF)部，被构造为处理接收信号；发送(Tx)RF部，被构造为处理发送信号；锁相环(PLL)，被构造为将接收频率提供给接收RF部并将发送频率提供给发送RF部。所述锁相环可根据接收RF部或发送RF部是否开启而被控制。此外，所述收发器可包括抑制波形产生器(QWG)，以控制与多个天线相应的RF部的抑制波形。可针对以相同频率操作的VCO而分别产生抑制波形。QWG可以以抑制波形不重叠的方式控制VCO。
-
Patent Agency Ranking
公开(公告)号：CN119360912A
公开(公告)日：2025-01-24
申请号：CN202411465019.3
申请日：2024-10-21
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: G11C7/10
Abstract: 公开了存储器装置、存储器系统和存储器装置的操作方法。所述存储器装置包括：数据垫，连接到外部存储器控制器；ZQ垫，连接到外部电阻器；数据驱动器和接收器，连接到数据垫，并且将第一数据信号输出到数据垫或者从数据垫接收第二数据信号；以及ZQ校准器，连接到ZQ垫。所述存储器装置基于ZQ垫的电压执行ZQ校准，生成ZQ码作为ZQ校准的结果，并且将ZQ码提供给数据驱动器和接收器。ZQ校准器响应于从外部存储器控制器接收的命令执行第一类型ZQ校准，并且在没有从外部存储器控制器接收到命令的情况下执行第二类型ZQ校准。
-
公开(公告)号：CN101232022B
公开(公告)日：2011-06-08
申请号：CN200810004580.6
申请日：2008-01-25
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/522 , H01L21/8239 , H01L21/768
CPC classification number: H01L27/10885 , H01L27/10814 , H01L27/10823 , H01L27/10876
Abstract: 本发明提供一种包括阻挡绝缘层的半导体器件及其制造方法。该半导体器件包括：半导体衬底，包括多个有源区，其中有源区由器件隔离层定义且沿第一方向设置；多个位线电极，连接到所述有源区，其中每个所述位线电极沿第二方向延伸；以及多个第一阻挡绝缘层。每个所述第一阻挡绝缘层沿第三方向延伸，所述第一阻挡绝缘层中的至少一个设置于所述器件隔离层位于所述有源区中的两个之间的对应第一部分上，所述两个有源区沿第一方向相邻，所述第一方向与所述第二方向彼此不同。
-
公开(公告)号：CN120016855A
公开(公告)日：2025-05-16
申请号：CN202410949414.2
申请日：2024-07-16
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H02M7/483 , G11C11/4074
Abstract: 提供了电源装置和存储器模块。电源装置包括三电平转换电路、双路径混合转换电路以及辅助开关电路。三电平转换电路包括用于三电平操作的飞驰电容器，并且基于输入电压、多个第一控制信号和飞驰电容器生成中间电压。双路径混合转换电路包括第一路径、第二路径、第一路径中的电感器和第二路径中的混合电容器，并且基于中间电压、第二控制信号、电感器和混合电容器生成输出电压。辅助开关电路基于第三控制信号控制流过混合电容器的电流。电源装置根据操作模式基于四阶段方案或六阶段方案进行操作。
-
公开(公告)号：CN104796140B
公开(公告)日：2019-05-10
申请号：CN201410532951.3
申请日：2014-10-10
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H03L7/18
CPC classification number: H03L7/0992 , H03L7/08 , H03L7/0995 , H03L7/18 , H04B1/40
Abstract: 提供一种数字锁相环DPLL、控制DPLL的方法和使用DPLL的超低功率收发器。一种锁相环(PLL)包括：计数器，被构造为在屏蔽时间期间测量振荡器的压控振荡器(VCO)信息；频率调谐器，被构造为基于通过将VCO信息与目标频率信息进行比较而获得的比较结果，将振荡器的频率调谐为目标频率。
-
公开(公告)号：CN104428996B
公开(公告)日：2017-03-29
申请号：CN201380024582.0
申请日：2013-05-10
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
CPC classification number: H04B1/38 , H03B5/1215 , H03B5/1228 , H03B2200/0062 , H03C3/0916 , H03C3/0975 , H03C3/0991 , H03L7/0802 , H03L7/0895 , H03L7/0898 , H03L7/099 , H03L7/1072 , H04L5/0062 , H04L7/033 , H04L2027/0016 , H04L2027/0022 , H04L2027/0055
Abstract: 一种收发器，可包括：接收(Rx)射频(RF)部，被构造为处理接收信号；发送(Tx)RF部，被构造为处理发送信号；锁相环(PLL)，被构造为将接收频率提供给接收RF部并将发送频率提供给发送RF部。所述锁相环可根据接收RF部或发送RF部是否开启而被控制。此外，所述收发器可包括抑制波形产生器(QWG)，以控制与多个天线相应的RF部的抑制波形。可针对以相同频率操作的VCO而分别产生抑制波形。QWG可以以抑制波形不重叠的方式控制VCO。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.026 seconds)
