-
公开(公告)号：CN109841248B
公开(公告)日：2023-09-29
申请号：CN201811311090.0
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 本公开提供了一种存储装置及其操作方法。所述存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储单元，所述多个存储单元中的每一个存储单元具有开关元件和数据存储元件，所述数据存储元件连接到所述开关元件并且包含相变材料；以及存储控制器，所述存储控制器用于从所述多个存储单元获得第一读取电压，将第一写入电流输入到所述多个存储单元，然后从所述多个存储单元获得第二读取电压，其中所述存储控制器将所述多个存储单元中的第一存储单元的所述第一读取电压与所述第一存储单元的所述第二读取电压进行比较，以确定所述第一存储单元的状态。
-
公开(公告)号：CN110021333B
公开(公告)日：2023-07-04
申请号：CN201811408051.2
申请日：2018-11-23
Applicant: 三星电子株式会社
IPC: G11C29/00
Abstract: 提供了一种存储器装置和一种存储器系统，存储器装置包括存储器单元阵列、写/读电路、控制电路和反熔丝阵列。存储器单元阵列包括多个非易失性存储器单元。写/读电路执行写操作以将写数据写入存储器单元阵列的目标页，通过将从目标页读取的读数据与写数据比较来验证写操作，并且基于比较结果输出指示写操作的通过或失败之一的通过/失败信号。控制电路控制写/读电路并且响应于通过/失败信号选择性地输出目标页的访问地址作为失败地址。对失败地址编程的反熔丝阵列输出替代失败地址的修复地址。
-
公开(公告)号：CN110021333A
公开(公告)日：2019-07-16
申请号：CN201811408051.2
申请日：2018-11-23
Applicant: 三星电子株式会社
IPC: G11C29/00
Abstract: 提供了一种存储器装置和一种存储器系统，存储器装置包括存储器单元阵列、写/读电路、控制电路和反熔丝阵列。存储器单元阵列包括多个非易失性存储器单元。写/读电路执行写操作以将写数据写入存储器单元阵列的目标页，通过将从目标页读取的读数据与写数据比较来验证写操作，并且基于比较结果输出指示写操作的通过或失败之一的通过/失败信号。控制电路控制写/读电路并且响应于通过/失败信号选择性地输出目标页的访问地址作为失败地址。对失败地址编程的反熔丝阵列输出替代失败地址的修复地址。
-
公开(公告)号：CN109872751B
公开(公告)日：2024-09-10
申请号：CN201811375197.1
申请日：2018-11-19
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 本申请提供了一种存储器装置及其操作方法。该存储器装置包括：存储器单元阵列，其包括具有开关元件和连接至开关元件的数据存储元件的存储器单元，其中，数据存储元件具有相变材料；以及存储器控制器，其将第一读电流输入至存储器单元以检测第一读电压，将第二读电流输入至存储器单元以检测第二读电压，以及将补偿电流输入至存储器单元，其中补偿电流降低数据存储元件的电阻值，当存储器单元的第一状态与存储器单元的第二状态不同时输入补偿电流，利用第一读电压确定第一状态，并且利用第二读电压确定第二状态。
-
公开(公告)号：CN108305655B
公开(公告)日：2023-06-06
申请号：CN201711272709.7
申请日：2017-12-05
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 公开了一种电阻型存储设备及其操作方法。电阻型存储元件或设备包括：第一主存储单元区域，包括多个第一电阻型存储单元；以及第二缓冲存储单元区域，包括多个第二电阻型存储单元。主存储单元区域的第一电阻型存储单元被配置为在其中存储数据，并且缓冲存储单元区域的第二电阻型存储单元被配置为在主存储单元区域中的数据的部分趋于稳定时，将数据的所述部分暂时存储长达至少稳定时间段。
-
Patent Agency Ranking
公开(公告)号：CN109872751A
公开(公告)日：2019-06-11
申请号：CN201811375197.1
申请日：2018-11-19
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 本申请提供了一种存储器装置及其操作方法。该存储器装置包括：存储器单元阵列，其包括具有开关元件和连接至开关元件的数据存储元件的存储器单元，其中，数据存储元件具有相变材料；以及存储器控制器，其将第一读电流输入至存储器单元以检测第一读电压，将第二读电流输入至存储器单元以检测第二读电压，以及将补偿电流输入至存储器单元，其中补偿电流降低数据存储元件的电阻值，当存储器单元的第一状态与存储器单元的第二状态不同时输入补偿电流，利用第一读电压确定第一状态，并且利用第二读电压确定第二状态。
-
公开(公告)号：CN110580926A
公开(公告)日：2019-12-17
申请号：CN201910423205.3
申请日：2019-05-21
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件的误码率均衡方法。当将包括信息数据和所述信息数据的奇偶校验位的码字写入存储器单元阵列时，所述存储器件根据存储器单元的电阻分布特性选择性地执行纠错码(ECC)交织操作。在根据一个示例的ECC交织操作中，包括信息数据的ECC扇区被划分为第一ECC子扇区和第二ECC子扇区，所述第一ECC子扇区被写入具有高误码率(BER)的第一存储区域的存储器单元，并且第二ECC子扇区被写入具有低BER的第二存储区域的存储器单元。
-
公开(公告)号：CN104036815A
公开(公告)日：2014-09-10
申请号：CN201410049098.X
申请日：2014-02-12
Applicant: 三星电子株式会社
CPC classification number: G11C13/0061 , G11C13/0002 , G11C13/004 , G11C2213/72
Abstract: 公开了一种用于降低访问延时的非易失性存储装置和相关方法。所述非易失性存储装置包括：存储器核，包括多个可变电阻存储单元；输入/输出（I/O）电路，被构造为依次接收第一数据包信号和第二数据包信号，第一数据包信号和第二数据包信号共同包括用于存储器存取操作的信息，输入/输出电路还被构造为在解码第一数据包信号时发起核存取操作，在解码第二数据包信号时选择性地继续或停止核存取操作；读取电路，被构造为在解码第二数据包信号之前响应于第一数据包信号执行部分核存取操作。
-
公开(公告)号：CN110942794B
公开(公告)日：2024-11-22
申请号：CN201910462744.8
申请日：2019-05-30
Applicant: 三星电子株式会社
Abstract: 一种集成电路存储器设备，包括电阻存储器单元的阵列；以及编程电路，通过多个字线和多个位线电耦合到阵列中的电阻存储器单元的相应行和列。编程电路包括控制电路和字线驱动器，控制电路和字线驱动器被共同配置为在用写入数据编程阵列的操作期间生成字线编程电压，字线编程电压具有作为阵列中的电阻存储器单元的行和/或列地址的函数而变化的量值。根据该函数，同具有与之相关联的第一寄生电阻的第一电阻存储器单元相关联的字线编程电压的量值小于同具有与之相关联的第二寄生电阻的第二电阻存储器单元相关联的字线编程电压的量值，第二寄生电阻大于第一寄生电阻。
-
公开(公告)号：CN116129955A
公开(公告)日：2023-05-16
申请号：CN202211425657.3
申请日：2022-11-14
Applicant: 三星电子株式会社
Abstract: 一种存储设备，包括：存储器单元阵列，包括连接到多条字线和多条位线的多个存储器单元；物理不可克隆功能(PUF)电路，被配置为基于多个存储器单元中的两个存储器单元之间的电压差异输出PUF数据，两个存储器单元连接到多条字线中的字线和多条位线中的两条位线，并且相同的数据被编程到两个存储器单元；以及存储器控制器，被配置为从PUF电路接收PUF数据，并基于PUF数据的值将PUF数据或PUF数据的反转值编程到两个存储器单元中的一个。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.046 seconds)
