-
公开(公告)号：CN115835649A
公开(公告)日：2023-03-21
申请号：CN202211115569.3
申请日：2022-09-14
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体器件、包括其的电子系统及其制造方法。该半导体器件包括具有单元区和连接区的基板以及具有垂直地且交替地堆叠在基板上的电介质层和电极的堆叠结构。该堆叠结构包括沿着第一方向依次布置的第一焊盘部分、第一栅栏部分、第二焊盘部分和第二栅栏部分。第一焊盘部分和第二焊盘部分中的每个具有沿着第一方向形成的第一阶梯结构和沿着与第一方向相交的第二方向形成的第二阶梯结构，第一栅栏部分和第二栅栏部分中的每个包括与电极处于相同水平并与电极间隔开的虚设电极。限定第二部分的第二阶梯结构的电极的侧壁从限定第一焊盘部分的第二虚设阶梯结构的虚设电极的侧壁偏移。
-
公开(公告)号：CN110349958B
公开(公告)日：2023-09-12
申请号：CN201910216648.5
申请日：2019-03-21
Applicant: 三星电子株式会社
Abstract: 提供了一种三维半导体存储器件，可以包括具有单元阵列区域、外围电路区域以及位于所述单元阵列区域与所述外围电路区域之间的连接区域的衬底。所述存储器件可以包括：从所述单元阵列区域朝向所述连接区域延伸并且包括堆叠在所述衬底上的多个电极的电极结构；位于所述电极结构与所述衬底之间并且包括位于所述单元阵列区域上的第一部分和位于所述连接区域上的第二部分的水平栅极电介质层，所述第二部分在垂直方向上比所述第一部分厚；位于所述单元阵列区域上并且穿透所述电极结构以及所述水平栅极电介质层的所述第一部分的第一垂直沟道结构；以及位于所述连接区域上并且穿透所述电极结构以及所述水平栅极电介质层的所述第二部分的第二垂直沟道结构。
-
Patent Agency Ranking
公开(公告)号：CN115274679A
公开(公告)日：2022-11-01
申请号：CN202210143057.1
申请日：2022-02-16
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/11573 , H01L27/11575 , H01L27/11578
Abstract: 本发明公开了一种半导体器件，包括：衬底，包括单元阵列区和连接区；电极结构，在衬底上沿第一方向延伸并包括竖直堆叠的电极，该电极具有阶梯状布置在连接区上的焊盘部分；第一接触插塞，连接到焊盘部分中的第一焊盘部分；一对第一竖直结构，贯穿焊盘部分中的第一焊盘部分，并且在第一方向上彼此间隔第一距离；第二接触插塞，连接到焊盘部分中的第二焊盘部分，并且具有大于第一接触插塞的竖直长度的竖直长度；以及一对第二竖直结构，贯穿焊盘部分中的第二焊盘部分，并且在第一方向上彼此间隔第二距离，第二距离大于第一距离。
-
公开(公告)号：CN117295337A
公开(公告)日：2023-12-26
申请号：CN202310729156.2
申请日：2023-06-19
Applicant: 三星电子株式会社
Abstract: 提供一种半导体器件。该半导体器件包括：衬底，包括存储单元区和连接区；存储单元区中的多个栅电极，在竖直方向上彼此间隔布置，栅电极包括地选择线和多条字线；一对栅极堆叠分离绝缘层，穿过栅电极，并在在存储单元区和连接区中沿第一水平方向延伸；以及焊盘结构，包括连接区中的多个焊盘层，焊盘结构连接到栅电极中的相应的栅电极，多个焊盘层在第一水平方向上以及在第二水平方向上以阶梯形状布置，地选择线包括多个地选择线切割区，每个地选择线切割区在第二水平方向上与焊盘层的边缘间隔开。
-
公开(公告)号：CN106024786A
公开(公告)日：2016-10-12
申请号：CN201610192155.9
申请日：2016-03-30
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/11 , H01L27/112 , H01L27/115
CPC classification number: H01L27/2481 , H01L27/0688 , H01L27/11519 , H01L27/11548 , H01L27/11556 , H01L27/11565 , H01L27/11575 , H01L27/11582 , H01L27/105 , H01L27/11 , H01L27/112 , H01L27/115
Abstract: 本发明提供了一种三维半导体器件，包括：衬底，其包括接触区、虚设区和单元阵列区；以及堆叠结构，其包括垂直地堆叠在所述衬底上的多个电极。在所述接触区上，各个电极以这样的方式设置：各个电极中下面的一个电极具有被上面的一个电极所暴露的末端，从而具有阶梯式结构。在所述虚设区上，至少两个电极的末端具有位于实质上相同的水平位置处的侧壁。
-
公开(公告)号：CN115440738A
公开(公告)日：2022-12-06
申请号：CN202210596770.1
申请日：2022-05-27
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11548 , H01L27/1157 , H01L27/11575 , H01L23/528 , H01L23/522
Abstract: 提供半导体器件和包括该半导体器件的数据存储系统。半导体器件包括：第一衬底；电路元件；下互连线；第二衬底；栅电极，堆叠在第二衬底上以在第一方向上彼此间隔开并且形成第一堆叠结构和第二堆叠结构；沟道结构，穿透栅电极；以及第一接触插塞和第二接触插塞，分别穿透第一堆叠结构和第二堆叠结构，并且连接到栅电极。第一堆叠结构具有第一焊盘区域，在第一焊盘区域中栅电极分别比上栅电极延伸得更远，并且分别连接到第一接触插塞。第二堆叠结构具有第二焊盘区域，在第二焊盘区域中栅电极分别比上栅电极延伸得更远，并且分别连接到第二接触插塞。第一焊盘区域和第二焊盘区域相对于彼此偏移以便在第一方向上彼此不交叠。
-
公开(公告)号：CN110349958A
公开(公告)日：2019-10-18
申请号：CN201910216648.5
申请日：2019-03-21
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11524 , H01L27/11556
Abstract: 提供了一种三维半导体存储器件，可以包括具有单元阵列区域、外围电路区域以及位于所述单元阵列区域与所述外围电路区域之间的连接区域的衬底。所述存储器件可以包括：从所述单元阵列区域朝向所述连接区域延伸并且包括堆叠在所述衬底上的多个电极的电极结构；位于所述电极结构与所述衬底之间并且包括位于所述单元阵列区域上的第一部分和位于所述连接区域上的第二部分的水平栅极电介质层，所述第二部分在垂直方向上比所述第一部分厚；位于所述单元阵列区域上并且穿透所述电极结构以及所述水平栅极电介质层的所述第一部分的第一垂直沟道结构；以及位于所述连接区域上并且穿透所述电极结构以及所述水平栅极电介质层的所述第二部分的第二垂直沟道结构。
-
-
-
-
-
-
Search Results
7
records
(took 0.036 seconds)
