公开(公告)号：CN111952315A

公开(公告)日：2020-11-17

申请号：CN202010150059.4

申请日：2020-03-06

Applicant: 三星电子株式会社

Inventor： 辛京准 ,  罗炫锡 ,  郑润圭 ,  李熙重 ,  洪昇完

IPC: H01L27/11568 ,  H01L27/11582

Abstract: 示例实施例公开了一种垂直存储器件及其制造方法。所述器件可以包括多个栅电极和多个绝缘图案以及穿透第一栅电极和第一绝缘图案的沟道。所述器件可以具有包括从沟道的外侧壁顺序堆叠的隧道绝缘图案、电荷俘获图案和阻挡图案的电荷存储结构。所述器件可以具有被所述隧道绝缘图案和所述电荷俘获图案围绕的掩埋图案结构。所述电荷俘获图案可以包括在水平方向上具有第一厚度的第一垂直部分和在所述水平方向上具有第二厚度的第二垂直部分，并且所述第一厚度可以小于或等于所述第二厚度。

公开(公告)号：CN109887925B

公开(公告)日：2024-07-23

申请号：CN201811450736.3

申请日：2018-11-30

Applicant: 三星电子株式会社

Inventor： 宋玟晟 ,  周兴辰 ,  金宽容 ,  朴真佑 ,  宋斗宪 ,  李熙重 ,  郑明镐

IPC: H10B43/27 ,  H10B43/35 ,  H10B41/27 ,  H10B41/35

Abstract: 本公开提供了三维半导体存储器件及垂直NAND半导体器件。在一些实施例中，三维半导体存储器件包括沿第一方向和与第一方向交叉的第二方向水平延伸的半导体衬底。在半导体衬底上形成堆叠存储单元阵列。半导体存储器件还包括分离图案，该分离图案包括多条分离线，该多条分离线沿第一方向延伸并沿第二方向布置并且将堆叠存储单元阵列分成沿第一方向延伸并沿第二方向布置的多个存储单元结构。在多个存储单元结构和分离线上方形成上绝缘层，并且在上绝缘层上方形成钝化层。钝化层包括多个具有第一竖直厚度的第一区域。在多个第一区域之间在所述钝化层中形成多个间隙区域。多个第一区域与多个存储单元结构竖直地交叠，并且多个间隙区域与多条分离线竖直地交叠。

公开(公告)号：CN110349958B

公开(公告)日：2023-09-12

申请号：CN201910216648.5

申请日：2019-03-21

Applicant: 三星电子株式会社

Inventor： 徐晟准 ,  罗炫锡 ,  李熙重 ,  周兴辰

IPC: H10B41/10 ,  H10B41/27 ,  H10B41/35 ,  H10B43/10 ,  H10B43/27 ,  H10B43/35

Abstract: 提供了一种三维半导体存储器件，可以包括具有单元阵列区域、外围电路区域以及位于所述单元阵列区域与所述外围电路区域之间的连接区域的衬底。所述存储器件可以包括：从所述单元阵列区域朝向所述连接区域延伸并且包括堆叠在所述衬底上的多个电极的电极结构；位于所述电极结构与所述衬底之间并且包括位于所述单元阵列区域上的第一部分和位于所述连接区域上的第二部分的水平栅极电介质层，所述第二部分在垂直方向上比所述第一部分厚；位于所述单元阵列区域上并且穿透所述电极结构以及所述水平栅极电介质层的所述第一部分的第一垂直沟道结构；以及位于所述连接区域上并且穿透所述电极结构以及所述水平栅极电介质层的所述第二部分的第二垂直沟道结构。

公开(公告)号：CN110349958A

公开(公告)日：2019-10-18

申请号：CN201910216648.5

申请日：2019-03-21

Applicant: 三星电子株式会社

Inventor： 徐晟准 ,  罗炫锡 ,  李熙重 ,  周兴辰

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11556

Abstract: 提供了一种三维半导体存储器件，可以包括具有单元阵列区域、外围电路区域以及位于所述单元阵列区域与所述外围电路区域之间的连接区域的衬底。所述存储器件可以包括：从所述单元阵列区域朝向所述连接区域延伸并且包括堆叠在所述衬底上的多个电极的电极结构；位于所述电极结构与所述衬底之间并且包括位于所述单元阵列区域上的第一部分和位于所述连接区域上的第二部分的水平栅极电介质层，所述第二部分在垂直方向上比所述第一部分厚；位于所述单元阵列区域上并且穿透所述电极结构以及所述水平栅极电介质层的所述第一部分的第一垂直沟道结构；以及位于所述连接区域上并且穿透所述电极结构以及所述水平栅极电介质层的所述第二部分的第二垂直沟道结构。

公开(公告)号：CN109887925A

公开(公告)日：2019-06-14

申请号：CN201811450736.3

申请日：2018-11-30

Applicant: 三星电子株式会社

Inventor： 宋玟晟 ,  周兴辰 ,  金宽容 ,  朴真佑 ,  宋斗宪 ,  李熙重 ,  郑明镐

IPC: H01L27/11582 ,  H01L27/1157 ,  H01L27/11556 ,  H01L27/11524

Abstract: 本公开提供了三维半导体存储器件及垂直NAND半导体器件。在一些实施例中，三维半导体存储器件包括沿第一方向和与第一方向交叉的第二方向水平延伸的半导体衬底。在半导体衬底上形成堆叠存储单元阵列。半导体存储器件还包括分离图案，该分离图案包括多条分离线，该多条分离线沿第一方向延伸并沿第二方向布置并且将堆叠存储单元阵列分成沿第一方向延伸并沿第二方向布置的多个存储单元结构。在多个存储单元结构和分离线上方形成上绝缘层，并且在上绝缘层上方形成钝化层。钝化层包括多个具有第一竖直厚度的第一区域。在多个第一区域之间在所述钝化层中形成多个间隙区域。多个第一区域与多个存储单元结构竖直地交叠，并且多个间隙区域与多条分离线竖直地交叠。