公开(公告)号：CN111952315A

公开(公告)日：2020-11-17

申请号：CN202010150059.4

申请日：2020-03-06

Applicant: 三星电子株式会社

Inventor： 辛京准 ,  罗炫锡 ,  郑润圭 ,  李熙重 ,  洪昇完

IPC: H01L27/11568 ,  H01L27/11582

Abstract: 示例实施例公开了一种垂直存储器件及其制造方法。所述器件可以包括多个栅电极和多个绝缘图案以及穿透第一栅电极和第一绝缘图案的沟道。所述器件可以具有包括从沟道的外侧壁顺序堆叠的隧道绝缘图案、电荷俘获图案和阻挡图案的电荷存储结构。所述器件可以具有被所述隧道绝缘图案和所述电荷俘获图案围绕的掩埋图案结构。所述电荷俘获图案可以包括在水平方向上具有第一厚度的第一垂直部分和在所述水平方向上具有第二厚度的第二垂直部分，并且所述第一厚度可以小于或等于所述第二厚度。

公开(公告)号：CN111725219A

公开(公告)日：2020-09-29

申请号：CN202010169393.4

申请日：2020-03-12

Applicant: 三星电子株式会社

Inventor： 朴世准 ,  李载德 ,  张在薰 ,  姜振圭 ,  洪昇完 ,  洪玉千

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11578

Abstract: 一种半导体存储器件包括：堆叠结构，包括交替地堆叠在基板上的电极和绝缘层；以及垂直沟道结构，穿透该堆叠结构。垂直沟道结构包括半导体图案和在半导体图案与电极之间的垂直绝缘层。垂直绝缘层包括电荷存储层、填充绝缘层和隧道绝缘层。垂直绝缘层具有在半导体图案和每个电极之间的单元区域以及在半导体图案和每个绝缘层之间的单元分隔区域。单元区域的电荷存储层的一部分与隧道绝缘层物理接触。填充绝缘层在半导体图案和单元区域的电荷存储层的其余部分之间。