公开(公告)号：CN118412338A

公开(公告)日：2024-07-30

申请号：CN202311803297.0

申请日：2023-12-26

Applicant: 三星电子株式会社

Inventor： 朴葰颖 ,  申宪宗 ,  张在兰 ,  李斗铉

IPC: H01L23/528 ,  H01L25/16 ,  H10B80/00 ,  H01L21/60

Abstract: 集成电路装置包括：第一衬底，其具有第一表面和与第一表面相对的第二表面，并且在第一衬底中包括有源装置；BEOL结构，其设置在第一衬底的第一表面上，并且被配置为路由信号；第二衬底，其设置在第一衬底的第一表面上，且第一BEOL结构设置在第二衬底与第一衬底的第一表面之间，并且在第二衬底中包括无源装置；电力分布结构，其设置在第一衬底的第二表面上；第一接合结构，其位于第一BEOL结构上；以及第二接合结构，其设置在第一接合结构与第二衬底之间。

公开(公告)号：CN117438428A

公开(公告)日：2024-01-23

申请号：CN202310881687.3

申请日：2023-07-18

Applicant: 三星电子株式会社

Inventor： 李斗铉 ,  申宪宗 ,  金善培 ,  张在兰

IPC: H01L27/088 ,  H01L21/77

Abstract: 一种半导体装置包括：衬底，其包括单元区、在第一方向上与单元区间隔开的虚设区以及单元区与虚设区之间的边界区；单元区上的有源图案；衬底上的器件隔离层；有源图案上的源极/漏极图案和源极/漏极图案之间的沟道图案；单元栅电极，其在第二方向上与沟道图案交叉；有源接触件，其设置在单元区上以及单元栅电极之间并且耦接至源极/漏极图案；虚设栅电极，其在虚设区上和器件隔离层上；虚设接触件，其在虚设区上和虚设栅电极中的每一个的侧表面上；层间绝缘层，其在虚设栅电极中的每一个的侧表面上；以及坝结构，其在边界区上。

公开(公告)号：CN106057808B

公开(公告)日：2022-01-04

申请号：CN201610223619.8

申请日：2016-04-12

Applicant: 三星电子株式会社

Inventor： 朴秀蕙 ,  金伦楷 ,  裵德汉 ,  张在兰 ,  全辉璨

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：设置有有源图案的衬底；横过有源图案延伸的栅电极；分别设置于栅电极之间的有源图案的上部中的源极/漏极区域；以及设置在栅电极之间并且分别电连接至源极/漏极区域的第一接触和第二接触。第一接触和第二接触以其接触中心线与相应的栅中心线间隔开第一和第二距离的方式设置。第一距离不同于第二距离。

公开(公告)号：CN116913916A

公开(公告)日：2023-10-20

申请号：CN202310306078.5

申请日：2023-03-24

Applicant: 三星电子株式会社

Inventor： 李斗铉 ,  申宪宗 ,  金善培 ,  朴珍煐 ,  朴贤镐 ,  刘智旼 ,  张在兰

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种半导体器件包括：衬底；有源区，在衬底上沿第一水平方向延伸，并且包括在垂直于第一水平方向的第二水平方向上彼此间隔开的第一有源区和第二有源区、以及在第二水平方向上彼此间隔开的第三有源区和第四有源区；分别在第一至第四有源区上的第一至第四源/漏区；分别连接到第一至第四源/漏区的第一至第四接触插塞；第一隔离绝缘图案，设置在第一接触插塞和第二接触插塞之间；以及第二隔离绝缘图案，设置在第三接触插塞和第四接触插塞之间，其中，在竖直方向上，第一隔离绝缘图案的第一长度小于第二隔离绝缘图案的第二长度。

公开(公告)号：CN108063139B

公开(公告)日：2023-08-08

申请号：CN201711096653.4

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  裵德汉 ,  申宪宗 ,  张在兰 ,  赵文祺 ,  曹永宇

IPC: H01L27/06 ,  H01L23/64

Abstract: 一种半导体器件包括：包括第一区域和第二区域的基板；在基板的第一区域上的单元栅图案；在基板的第二区域上的虚设栅图案；在基板的第二区域上且在虚设栅图案之上的电阻器图案；以及联接到每个连接区的连接结构。电阻器图案包括主体区和在主体区的两侧的连接区。当在平面图中看时，虚设栅图案交叠主体区而不交叠连接区。

公开(公告)号：CN108573999B

公开(公告)日：2021-04-13

申请号：CN201711100178.3

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  申宪宗 ,  张在兰 ,  黄寅灿

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 一种集成电路装置及其制作方法。鳍型有源区在衬底上在第一水平方向上延伸。栅极线在所述鳍型有源区上在与所述第一水平方向交叉的第二水平方向上延伸。源极/漏极区在所述鳍型有源区中位于所述栅极线的一侧。绝缘盖平行于所述衬底延伸，所述栅极线及所述源极/漏极区排列在所述绝缘盖与所述衬底之间。源极/漏极触点垂直地延伸穿过所述绝缘盖，所述源极/漏极触点具有被所述绝缘盖覆盖的第一侧壁及连接到所述源极/漏极区的端部。鳍隔离绝缘单元垂直地延伸穿过所述绝缘盖而延伸到所述鳍型有源区中。所述源极/漏极区排列在所述鳍隔离绝缘单元与所述栅极线之间。

公开(公告)号：CN119521760A

公开(公告)日：2025-02-25

申请号：CN202410342405.7

申请日：2024-03-25

Applicant: 三星电子株式会社

Inventor： 辛宗珉 ,  申宪宗 ,  朴葰颖 ,  张在兰 ,  李上羲 ,  克尔姆·里姆 ,  韩成奎

IPC: H10D84/83 ,  H10D84/03

Abstract: 一种半导体器件，包括：下层间绝缘层；第一有源图案和第二有源图案，在下层间绝缘层上；栅电极，在第一有源图案和第二有源图案上；第一源区，在栅电极的第一侧上；第二源区，在栅电极的第二侧上；第三源区，在栅电极的第一侧上；漏区，在栅电极的第二侧上；第一接触部，与栅电极相邻，并且连接到第一源区和第三源区；第二接触部，与栅电极相邻，并且连接到第二源区；第三接触部，与栅电极相邻，并且连接到漏区；下布线层，在下层间绝缘层内部；以及通孔，将下布线层和第一接触部连接。

公开(公告)号：CN119155987A

公开(公告)日：2024-12-17

申请号：CN202410651686.4

申请日：2024-05-23

Applicant: 三星电子株式会社

Inventor： 韩成奎 ,  申宪宗 ,  朴葰颖 ,  李上羲 ,  张在兰 ,  郑旻基

IPC: H10B10/00

Abstract: 一种集成电路半导体器件，包括：基底层，包括第一表面和第二表面；栅极结构，在基底层的第一表面上；第一源漏区，在栅极结构的一侧上；第二源漏区，在栅极结构的另一侧上；第一占位部，在第一源漏区的下部中的基底层中，并且电连接到第一源漏区；第二占位部，在第二源漏区的下部中的基底层中；以及金属电力轨，在基底层的第二表面上的第一占位部和第二占位部上，并且电连接到第一占位部。

公开(公告)号：CN118899314A

公开(公告)日：2024-11-05

申请号：CN202410533945.3

申请日：2024-04-30

Applicant: 三星电子株式会社

Inventor： 辛宗玟 ,  申宪宗 ,  朴葰颖 ,  张在兰

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件可以包括支撑构件、有源区、源极区和漏极区以及栅电极。支撑构件可以包括基板绝缘层，该基板绝缘层包括分隔绝缘体和设置在分隔绝缘体之间的空间处的电源布线。有源区可以设置在电源布线上。源极区和漏极区可以与有源区相邻地设置。栅电极可以设置在有源区上。

公开(公告)号：CN108063139A

公开(公告)日：2018-05-22

申请号：CN201711096653.4

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  裵德汉 ,  申宪宗 ,  张在兰 ,  赵文祺 ,  曹永宇

IPC: H01L27/06 ,  H01L23/64

CPC classification number: H01L27/0629 ,  H01L21/32139 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/5228 ,  H01L23/53295 ,  H01L28/20 ,  H01L29/0696

Abstract: 一种半导体器件包括：包括第一区域和第二区域的基板；在基板的第一区域上的单元栅图案；在基板的第二区域上的虚设栅图案；在基板的第二区域上且在虚设栅图案之上的电阻器图案；以及联接到每个连接区的连接结构。电阻器图案包括主体区和在主体区的两侧的连接区。当在平面图中看时，虚设栅图案交叠主体区而不交叠连接区。