-
公开(公告)号:CN117856783A
公开(公告)日:2024-04-09
申请号:CN202311124083.0
申请日:2023-09-01
Applicant: 三星电子株式会社
Abstract: 提供了一种锁相环装置及其操作方法。锁相环装置包括:电压控制振荡器,其被配置为产生输出时钟信号;分频器,其被配置为将输出时钟信号分频为具有恒定的相位差的第一相位分频信号和第二相位分频信号;采样相位频率检测器,其被配置为基于第一相位分频信号对采样电压采样并且基于第二相位分频信号输出采样电压、第一电源电压和第二电源电压中的任一个;跨导电路,其被配置为基于保持电压输出转换电流;以及环路滤波器,其被配置为基于转换电流产生电压控制信号并且将电压控制信号输出至电压控制振荡器。
-
公开(公告)号:CN108063139B
公开(公告)日:2023-08-08
申请号:CN201711096653.4
申请日:2017-11-09
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括:包括第一区域和第二区域的基板;在基板的第一区域上的单元栅图案;在基板的第二区域上的虚设栅图案;在基板的第二区域上且在虚设栅图案之上的电阻器图案;以及联接到每个连接区的连接结构。电阻器图案包括主体区和在主体区的两侧的连接区。当在平面图中看时,虚设栅图案交叠主体区而不交叠连接区。
-
公开(公告)号:CN107221525A
公开(公告)日:2017-09-29
申请号:CN201710175402.9
申请日:2017-03-22
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L23/5222 , H01L21/7682 , H01L23/5226 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L23/53295 , H01L23/528
Abstract: 本发明公开了一种半导体器件,该半导体器件包括:在衬底上的第一下部线和第二下部线,第一下部线和第二下部线在第一方向上延伸、彼此相邻、并沿着与第一方向正交的第二方向间隔开;气隙,其在第一下部线与第二下部线之间并沿着第二方向与它们隔开;第一绝缘间隔物,其在第一下部线的面对第二下部线的侧壁上,其中沿着第二方向从第一气隙到第一下部线的距离等于或大于半导体器件的设计规则的覆盖规格;以及第二绝缘间隔物,其在气隙与第二下部线之间。
-
公开(公告)号:CN107221525B
公开(公告)日:2023-03-24
申请号:CN201710175402.9
申请日:2017-03-22
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768
Abstract: 本发明公开了一种半导体器件,该半导体器件包括:在衬底上的第一下部线和第二下部线,第一下部线和第二下部线在第一方向上延伸、彼此相邻、并沿着与第一方向正交的第二方向间隔开;气隙,其在第一下部线与第二下部线之间并沿着第二方向与它们隔开;第一绝缘间隔物,其在第一下部线的面对第二下部线的侧壁上,其中沿着第二方向从第一气隙到第一下部线的距离等于或大于半导体器件的设计规则的覆盖规格;以及第二绝缘间隔物,其在气隙与第二下部线之间。
-
公开(公告)号:CN115732404A
公开(公告)日:2023-03-03
申请号:CN202211050477.1
申请日:2022-08-30
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 提供了一种半导体器件,包括:第一绝缘结构,在衬底上,并且包括第一蚀刻停止层和在第一蚀刻停止层上的第一层间绝缘层;第二绝缘结构,在第一绝缘结构上,并且包括第二蚀刻停止层和在第二蚀刻停止层上的第二层间绝缘层;导线,穿透第二绝缘结构,并沿平行于衬底的上表面的第一方向延伸;以及多个接触部,穿透第一绝缘结构,并连接到导线。导线可以包括:突出部,在第二绝缘结构下方延伸,并穿透第一层间绝缘层以与第一蚀刻停止层接触。
-
公开(公告)号:CN108063139A
公开(公告)日:2018-05-22
申请号:CN201711096653.4
申请日:2017-11-09
Applicant: 三星电子株式会社
CPC classification number: H01L27/0629 , H01L21/32139 , H01L23/485 , H01L23/5226 , H01L23/5228 , H01L23/53295 , H01L28/20 , H01L29/0696
Abstract: 一种半导体器件包括:包括第一区域和第二区域的基板;在基板的第一区域上的单元栅图案;在基板的第二区域上的虚设栅图案;在基板的第二区域上且在虚设栅图案之上的电阻器图案;以及联接到每个连接区的连接结构。电阻器图案包括主体区和在主体区的两侧的连接区。当在平面图中看时,虚设栅图案交叠主体区而不交叠连接区。
-
-
-
-
-