公开(公告)号：CN108269797A

公开(公告)日：2018-07-10

申请号：CN201710973196.6

申请日：2017-10-18

Applicant: 三星电子株式会社

Inventor： 崔朱燕 ,  宋垠锡 ,  车承勇 ,  李允熙

IPC: H01L25/16 ,  H01L23/64

CPC classification number: H01L25/18 ,  H01F17/0006 ,  H01F27/24 ,  H01F27/2804 ,  H01F2017/0066 ,  H01F2017/0073 ,  H01L23/49816 ,  H01L23/5381 ,  H01L23/5385 ,  H01L23/5386 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06586 ,  H01L2924/14 ,  H01L2924/1427 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L25/16 ,  H01L23/64

Abstract: 一种电子装置封装包括：封装衬底；插板，位于所述封装衬底上方且电连接到所述封装衬底；处理装置，位于所述插板上方且电连接到所述插板；至少一个高带宽存储装置，位于所述插板上方且电连接到所述插板及所述处理装置；电源管理集成电路装置，位于所述插板上方且电连接到所述插板及所述处理装置；以及无源装置，位于所述插板上或所述插板内部，且电连接到所述电源管理集成电路装置。

公开(公告)号：CN108269797B

公开(公告)日：2024-09-13

申请号：CN201710973196.6

申请日：2017-10-18

Applicant: 三星电子株式会社

Inventor： 崔朱燕 ,  宋垠锡 ,  车承勇 ,  李允熙

IPC: H01L25/16 ,  H01L23/64

Abstract: 一种电子装置封装包括：封装衬底；插板，位于所述封装衬底上方且电连接到所述封装衬底；处理装置，位于所述插板上方且电连接到所述插板；至少一个高带宽存储装置，位于所述插板上方且电连接到所述插板及所述处理装置；电源管理集成电路装置，位于所述插板上方且电连接到所述插板及所述处理装置；以及无源装置，位于所述插板上或所述插板内部，且电连接到所述电源管理集成电路装置。

公开(公告)号：CN115706077A

公开(公告)日：2023-02-17

申请号：CN202210572107.8

申请日：2022-05-24

Applicant: 三星电子株式会社

Inventor： 崔朱燕 ,  李恩贞 ,  李俊镐 ,  河昇秀

IPC: H01L23/498 ,  H01L23/66 ,  H01L25/18 ,  H10B80/00

Abstract: 提供了一种半导体封装件和包括其的堆叠式封装件。所述半导体封装件包括：成对的差分信号布线线路，包括彼此平行延伸且间隔开的第一差分信号布线线路和第二差分信号布线线路；下等电位板，位于所述信号布线层下方的下布线层中；上等电位板，位于所述信号布线层上方的上布线层中；以及布线绝缘层，与所述成对的差分信号布线线路、所述下等电位板和所述上等电位板相邻，所述布线绝缘层填充所述信号布线层、所述下布线层和所述上布线层之间的空间，所述下等电位板和所述上等电位板中的至少一者包括阻抗开口，所述阻抗开口在垂直方向上与所述成对的差分信号布线线路重叠并被所述布线绝缘层填充。

公开(公告)号：CN115763433A

公开(公告)日：2023-03-07

申请号：CN202210608010.8

申请日：2022-05-31

Applicant: 三星电子株式会社

Inventor： 崔朱燕 ,  石敬林 ,  李元宰

IPC: H01L23/552 ,  H01L25/18 ,  H10B80/00

Abstract: 提供了一种半导体封装件。所述半导体封装件包括：封装基底；中介体，在封装基底上；芯片堆叠体，在中介体上，芯片堆叠体包括在第一方向上堆叠的多个第一半导体芯片；第二半导体芯片，在中介体上，并且在与第一方向相交的第二方向上与芯片堆叠体间隔开；以及第一信号垫、第二信号垫和电力/接地垫，在中介体的顶表面上，其中，芯片堆叠体安装在第一信号垫上，其中，第二半导体芯片安装在第二信号垫上，其中，芯片堆叠体和第二半导体芯片连接到电力/接地垫，并且其中，电力/接地垫与芯片堆叠体的一部分和第二半导体芯片的一部分叠置。

公开(公告)号：CN115732443A

公开(公告)日：2023-03-03

申请号：CN202210565994.6

申请日：2022-05-23

Applicant: 三星电子株式会社

Inventor： 河昇秀 ,  崔朱燕 ,  李俊镐

IPC: H01L23/485 ,  H01L23/488

Abstract: 提供了一种具有上再分布结构的半导体封装件。所述半导体封装件的所述上再分布结构包括：上再分布绝缘层，设置在半导体芯片上；第一上再分布线路图案，在所述上再分布绝缘层内部在水平方向上延伸；第一上再分布通路图案，在所述上再分布绝缘层内部在垂直方向上延伸，并且被构造为将多个第一导电焊盘连接到所述第一上再分布线路图案；焊盘线路图案，在所述上再分布绝缘层的上部在所述水平方向上延伸，并且被构造为将多个第二导电焊盘彼此连接；以及焊盘通路图案，在所述上再分布绝缘层内部在所述垂直方向上延伸，并且被构造为将所述多个第一导电焊盘中的至少一者连接到所述导电连接构件。