使用多通道特征图的图像处理装置和方法

    公开(公告)号:CN110622206A

    公开(公告)日:2019-12-27

    申请号:CN201880030783.4

    申请日:2018-04-20

    Abstract: 提供了一种基于卷积神经网络(CNN)的图像处理方法和装置。基于CNN的图像处理方法包括:识别第一层处具有多个通道的每个特征图的像素值是否为零,并且存储关于识别像素值是否为零的结果的信息;将第一层处的特征图的图像特征信息写入外部存储器;基于关于识别像素值是否为零的结果的信息,从外部存储器读取写入的图像特征信息中关于值不为零的像素的信息;以及使用读取的特征图的图像特征信息执行第二层处的特征图操作。

    使用卷积神经网络的计算装置及其操作方法

    公开(公告)号:CN110880034B

    公开(公告)日:2024-06-18

    申请号:CN201910788304.1

    申请日:2019-08-23

    Abstract: 提供了在人工智能(AI)系统及其应用的领域中的使用包括多个卷积层在内的卷积神经网络(CNN)的装置及方法。一种使用包括多个卷积层在内的CNN的计算装置包括:存储了一个或多个指令的存储器;以及一个或多个处理器,被配置为执行所述存储器中存储的所述一个或多个指令以获取输入数据;识别用于在所述多个卷积层之一上针对所述输入数据执行卷积运算的滤波器;识别所述滤波器中的与不同滤波区域相对应的多个子滤波器;基于所述多个子滤波器来计算多个特征图;以及基于所述多个特征图来获取输出数据。

    处理器芯片及其控制方法

    公开(公告)号:CN112396168B

    公开(公告)日:2024-08-09

    申请号:CN202010081495.0

    申请日:2020-02-06

    Abstract: 公开了一种配置为执行神经网络处理的处理器芯片。处理器芯片包括存储器、第一处理器、第二处理器和第三处理器,其中第一处理器被配置为对存储在存储器中的数据执行神经网络处理,第二处理器被配置为向第一处理器和第三处理器发送控制信号以使第一处理器和第三处理器执行操作。

    电子装置及其控制方法
    6.
    发明公开

    公开(公告)号:CN112399120A

    公开(公告)日:2021-02-23

    申请号:CN202010112631.8

    申请日:2020-02-24

    Abstract: 公开了一种电子装置。该电子装置包括:存储器,被配置为存储与包括多个层的人工智能模型有关的信息;以及处理器,被配置为对输入图像执行插值处理,并且使用人工智能模型对插值后的图像进行处理以获得输出图像,其中,处理器被配置为基于需要对在所述多个层中的至少一个层中使用的参数进行更新而以第一模式或第二模式进行操作,第一模式包括基于使用人工智能模型所处理的图像并基于插值后的图像来获得输出图像的模式,其中在人工智能模型中所述参数被更新,并且第二模式包括基于插值后的图像来获得输出图像的模式。

    处理器芯片及其控制方法

    公开(公告)号:CN112396168A

    公开(公告)日:2021-02-23

    申请号:CN202010081495.0

    申请日:2020-02-06

    Abstract: 公开了一种配置为执行神经网络处理的处理器芯片。处理器芯片包括存储器、第一处理器、第二处理器和第三处理器,其中第一处理器被配置为对存储在存储器中的数据执行神经网络处理,第二处理器被配置为向第一处理器和第三处理器发送控制信号以使第一处理器和第三处理器执行操作。

    用于处理多通道特征图图像的方法和装置

    公开(公告)号:CN110494892A

    公开(公告)日:2019-11-22

    申请号:CN201880023698.5

    申请日:2018-04-30

    Inventor: 赵大星 李元宰

    Abstract: 提供了一种基于卷积神经网络的图像处理方法。所述方法包括:在第二层中接收通过利用第一层的多个滤波器核将卷积运算应用于卷积神经网络的输入图像而生成的多通道特征图图像,所述卷积神经网络具有多个层;分析所述多通道特征图图像的动态范围;基于所述动态范围来重新排序所述多通道特征图图像;并且在第二层中处理重新排序的多通道特征图图像。

    具有虚设焊盘的半导体封装

    公开(公告)号:CN112185930B

    公开(公告)日:2024-05-10

    申请号:CN202010433384.1

    申请日:2020-05-20

    Abstract: 一种半导体封装包括:封装衬底;多个封装端子,设置在封装衬底的底表面上;插入衬底,设置在封装衬底的顶表面上;多个插入端子,设置在插入衬底的底表面上并电连接至封装衬底;第一半导体芯片和第二半导体芯片,彼此水平分离地设置在插入衬底的顶表面上;第一和第二多个信号焊盘,设置在插入衬底的顶表面上且与插入衬底中的布线相连,并分别连接至第一半导体芯片和第二半导体芯片中的一个或多个电路;以及多个虚设焊盘,设置在由第一半导体芯片或第二半导体芯片占据的区域外部,并设置在插入衬底的顶表面上。每个信号焊盘在插入衬底与相应的半导体芯片之间传输信号,且每个虚设焊盘在插入衬底与设置在其上的任何半导体芯片之间不传输信号。

Patent Agency Ranking