公开(公告)号：CN110120370A

公开(公告)日：2019-08-13

申请号：CN201910057922.9

申请日：2019-01-22

Applicant: 三星电子株式会社

Inventor： 柳慧桢 ,  吴琼硕

IPC: H01L23/31 ,  H01L23/498 ,  H01L23/528 ,  H01L25/07 ,  H01L21/56

Abstract: 提供了一种半导体封装件和一种制造该半导体封装件的方法。所述半导体封装件包括：再分布层，具有彼此相对的第一表面和第二表面，再分布层包括位于第一表面上的多个第一再分布垫；半导体芯片，位于再分布层的第二表面上，半导体芯片的有效表面面对再分布层；多个导电结构，位于再分布层的第二表面上，多个导电结构与半导体芯片分隔开；以及多个外部连接端子，位于导电结构上并结合到导电结构，多个第一再分布垫具有比多个外部连接端子的节距小的节距。

公开(公告)号：CN118335714A

公开(公告)日：2024-07-12

申请号：CN202311245572.1

申请日：2023-09-25

Applicant: 三星电子株式会社

Inventor： 柳慧桢

IPC: H01L23/528 ,  H01L23/31 ,  H10B80/00

Abstract: 一种半导体封装包括封装衬底、设置在封装衬底上的中介层、以及设置在中介层上的第一半导体芯片。中介层包括第一半导体衬底和设置在第一半导体衬底上的第一介电层。第一介电层包括第一划道区域。第一划道区域沿着与第一半导体衬底的顶表面垂直的第一方向位于第一半导体芯片下方。第一划道区域与中介层的侧表面间隔开。

公开(公告)号：CN112185930B

公开(公告)日：2024-05-10

申请号：CN202010433384.1

申请日：2020-05-20

Applicant: 三星电子株式会社

Inventor： 池永根 ,  柳慧桢 ,  金相源 ,  姜芸炳 ,  李种昊 ,  金大祐 ,  李元宰

IPC: H01L23/528 ,  H01L23/488 ,  H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 一种半导体封装包括：封装衬底；多个封装端子，设置在封装衬底的底表面上；插入衬底，设置在封装衬底的顶表面上；多个插入端子，设置在插入衬底的底表面上并电连接至封装衬底；第一半导体芯片和第二半导体芯片，彼此水平分离地设置在插入衬底的顶表面上；第一和第二多个信号焊盘，设置在插入衬底的顶表面上且与插入衬底中的布线相连，并分别连接至第一半导体芯片和第二半导体芯片中的一个或多个电路；以及多个虚设焊盘，设置在由第一半导体芯片或第二半导体芯片占据的区域外部，并设置在插入衬底的顶表面上。每个信号焊盘在插入衬底与相应的半导体芯片之间传输信号，且每个虚设焊盘在插入衬底与设置在其上的任何半导体芯片之间不传输信号。

公开(公告)号：CN116230645A

公开(公告)日：2023-06-06

申请号：CN202211430154.5

申请日：2022-11-15

Applicant: 三星电子株式会社

Inventor： 南秀铉 ,  柳慧桢

IPC: H01L23/31 ,  H01L23/12 ,  H01L23/498 ,  H01L23/528 ,  H01L23/538 ,  H01L25/16

Abstract: 一种半导体封装，包括：中介层，包括基底层和穿透基底层的多个中介层贯穿电极；至少一个堆叠结构，附接到中介层，并且包括第一半导体芯片、顺序地堆叠在第一半导体芯片上的多个第二半导体芯片、以及在多个第二半导体芯片的侧表面上的芯片模制层；多个第三半导体芯片，与至少一个堆叠结构相邻地附接到中介层；以及封装模制层，在中介层上围绕至少一个堆叠结构和多个第三半导体芯片延伸。

公开(公告)号：CN115732492A

公开(公告)日：2023-03-03

申请号：CN202210677273.4

申请日：2022-06-15

Applicant: 三星电子株式会社

Inventor： 柳慧桢

IPC: H01L25/18 ,  H01L23/31 ,  H01L23/48 ,  H01L23/50

Abstract: 一种半导体封装，包括衬底和位于衬底上的第一半导体芯片，并且第一半导体芯片具有第一侧壁和不同于第一侧壁的第二侧壁。第二半导体芯片位于衬底上并且与第一半导体芯片横向间隔开。模制层位于衬底上并且位于第一半导体芯片的第一侧壁与第二半导体芯片的侧壁之间。模制层暴露第一半导体芯片的第二侧壁。

公开(公告)号：CN115206897A

公开(公告)日：2022-10-18

申请号：CN202210360930.2

申请日：2022-04-07

Applicant: 三星电子株式会社

Inventor： 柳慧桢

IPC: H01L23/31 ,  H01L23/29 ,  H01L23/24 ,  H01L23/14 ,  H01L21/56 ,  H01L21/54

Abstract: 一种半导体封装件包括：第一半导体芯片，其具有安装区域和外伸区域；基板，其设置在第一半导体芯片的安装区域处的底表面上；以及模制层，其设置在基板上。模制层包括：第一模制图案，其设置在第一半导体芯片的外伸区域处的底表面上并且覆盖基板的侧壁；以及第二模制图案，其在第一模制图案上并且覆盖第一半导体芯片的侧壁。

公开(公告)号：CN112185930A

公开(公告)日：2021-01-05

申请号：CN202010433384.1

申请日：2020-05-20

Applicant: 三星电子株式会社

Inventor： 池永根 ,  柳慧桢 ,  金相源 ,  姜芸炳 ,  李种昊 ,  金大祐 ,  李元宰

IPC: H01L23/528 ,  H01L23/488 ,  H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 一种半导体封装包括：封装衬底；多个封装端子，设置在封装衬底的底表面上；插入衬底，设置在封装衬底的顶表面上；多个插入端子，设置在插入衬底的底表面上并电连接至封装衬底；第一半导体芯片和第二半导体芯片，彼此水平分离地设置在插入衬底的顶表面上；第一和第二多个信号焊盘，设置在插入衬底的顶表面上且与插入衬底中的布线相连，并分别连接至第一半导体芯片和第二半导体芯片中的一个或多个电路；以及多个虚设焊盘，设置在由第一半导体芯片或第二半导体芯片占据的区域外部，并设置在插入衬底的顶表面上。每个信号焊盘在插入衬底与相应的半导体芯片之间传输信号，且每个虚设焊盘在插入衬底与设置在其上的任何半导体芯片之间不传输信号。