公开(公告)号：CN110931502B

公开(公告)日：2024-10-29

申请号：CN201910836966.1

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 梁在贤 ,  金斐悟 ,  金侑瞋 ,  安敬源 ,  龙秀兼 ,  池正根 ,  千颍准

IPC: H10B43/27 ,  H10B43/40

Abstract: 提供了一种三维半导体存储器装置。该装置可以包括在包括单元阵列区和连接区的基底上的第一堆叠结构、在第一堆叠结构上的第二堆叠结构、在单元阵列区上并且穿透第一堆叠结构并使基底和第二堆叠结构的底表面暴露的第一竖直沟道孔、在单元阵列区上并且穿透第二堆叠结构并使第一竖直沟道孔暴露的第二竖直沟道孔以及放置在第一竖直沟道孔中并且与第二堆叠结构的底表面相邻的缓冲图案，第二竖直沟道孔的底部直径小于第一竖直沟道孔的顶部直径。

公开(公告)号：CN112310110A

公开(公告)日：2021-02-02

申请号：CN202010744122.7

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金斐悟 ,  金侑瞋 ,  南泌旭 ,  孙荣鲜 ,  安敬源 ,  尹柱美 ,  张祐赈

IPC: H01L27/1157 ,  H01L27/11582 ,  H01L29/792

Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。

公开(公告)号：CN112310110B

公开(公告)日：2025-01-24

申请号：CN202010744122.7

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金斐悟 ,  金侑瞋 ,  南泌旭 ,  孙荣鲜 ,  安敬源 ,  尹柱美 ,  张祐赈

IPC: H10B43/35 ,  H10B43/27 ,  H10D30/69

Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。

公开(公告)号：CN110931502A

公开(公告)日：2020-03-27

申请号：CN201910836966.1

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 梁在贤 ,  金斐悟 ,  金侑瞋 ,  安敬源 ,  龙秀兼 ,  池正根 ,  千颍准

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 提供了一种三维半导体存储器装置。该装置可以包括在包括单元阵列区和连接区的基底上的第一堆叠结构、在第一堆叠结构上的第二堆叠结构、在单元阵列区上并且穿透第一堆叠结构并使基底和第二堆叠结构的底表面暴露的第一竖直沟道孔、在单元阵列区上并且穿透第二堆叠结构并使第一竖直沟道孔暴露的第二竖直沟道孔以及放置在第一竖直沟道孔中并且与第二堆叠结构的底表面相邻的缓冲图案，第二竖直沟道孔的底部直径小于第一竖直沟道孔的顶部直径。

公开(公告)号：CN109817725A

公开(公告)日：2019-05-28

申请号：CN201811343029.4

申请日：2018-11-12

Applicant: 三星电子株式会社

Inventor： 张祐赈 ,  卢英辰 ,  梁俊圭 ,  金斐悟 ,  安敬源

IPC: H01L29/792 ,  H01L27/11582 ,  H01L27/115

Abstract: 一种半导体器件包括在基板上的包含层间绝缘层和栅电极在内的竖直堆叠结构。阻挡电介质区设置在堆叠结构中的开口的侧壁上。提供了侧向杂质区，在阻挡电介质区和层间绝缘层之间以及在阻挡电介质区和栅电极之间延伸。还提供了下部杂质区，在阻挡电介质区和基板之间延伸。