公开(公告)号：CN110931502A

公开(公告)日：2020-03-27

申请号：CN201910836966.1

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 梁在贤 ,  金斐悟 ,  金侑瞋 ,  安敬源 ,  龙秀兼 ,  池正根 ,  千颍准

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 提供了一种三维半导体存储器装置。该装置可以包括在包括单元阵列区和连接区的基底上的第一堆叠结构、在第一堆叠结构上的第二堆叠结构、在单元阵列区上并且穿透第一堆叠结构并使基底和第二堆叠结构的底表面暴露的第一竖直沟道孔、在单元阵列区上并且穿透第二堆叠结构并使第一竖直沟道孔暴露的第二竖直沟道孔以及放置在第一竖直沟道孔中并且与第二堆叠结构的底表面相邻的缓冲图案，第二竖直沟道孔的底部直径小于第一竖直沟道孔的顶部直径。

公开(公告)号：CN110931502B

公开(公告)日：2024-10-29

申请号：CN201910836966.1

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 梁在贤 ,  金斐悟 ,  金侑瞋 ,  安敬源 ,  龙秀兼 ,  池正根 ,  千颍准

IPC: H10B43/27 ,  H10B43/40

Abstract: 提供了一种三维半导体存储器装置。该装置可以包括在包括单元阵列区和连接区的基底上的第一堆叠结构、在第一堆叠结构上的第二堆叠结构、在单元阵列区上并且穿透第一堆叠结构并使基底和第二堆叠结构的底表面暴露的第一竖直沟道孔、在单元阵列区上并且穿透第二堆叠结构并使第一竖直沟道孔暴露的第二竖直沟道孔以及放置在第一竖直沟道孔中并且与第二堆叠结构的底表面相邻的缓冲图案，第二竖直沟道孔的底部直径小于第一竖直沟道孔的顶部直径。