知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

5 条记录 (耗时 0.023 秒)

    Dipiperidine derivatives
    2.
    发明授权
    Dipiperidine derivatives 失效
    二哌啶衍生物

    公开(公告)号：US5607948A

    公开(公告)日：1997-03-04

    申请号：US578697

    申请日：1995-12-28

    申请人： Yoshiharu Ikeda ,  Yasuyuki Ueki ,  Toshio Nishihara ,  Yumiko Kamikawa

    发明人： Yoshiharu Ikeda ,  Yasuyuki Ueki ,  Toshio Nishihara ,  Yumiko Kamikawa

    IPC分类号： C07D207/34 ,  C07D207/36 ,  C07D211/46 ,  C07D401/14 ,  A61K31/445 ,  C07D211/16

    CPC分类号： C07D401/14 ,  C07D207/34 ,  C07D207/36 ,  C07D211/46

    摘要： The present invention relates to an novel dipiperidine derivative represented by formula (1), or a pharmaceutically acceptable salt thereof; ##STR1## wherein R.sup.1 represents a hydrogen atom or a lower alkyl group; Y represents a single bond or an oxygen atom; n represents 1, 2 or 3; W represents a methylene group or an oxygen atom; R.sup.2 represents a hydrogen atom or a carboxyl modifying group which can be eliminated in vivo; X.sup.1 and X.sup.3 are the same or different and each represents a hydrogen atom or a lower alkyl group.This compound is useful as platelet aggregation inhibitors, cancer metastasis inhibitors, wound remedies or bone resorption inhibitors.

    摘要翻译： PCT No.PCT / JP94 / 00908 Sec。 371日期1995年12月28日第 102（e）日期1995年12月28日PCT提交1994年6月6日PCT公布。 出版物WO95 / 01336 日期1995年1月12日本发明涉及由式（1）表示的新型二哌啶衍生物或其药学上可接受的盐; ＆lt; IMAGE＆gt; + TR＆lt; IMAGE＆gt;其中R1表示氢原子或低级烷基; Y表示单键或氧原子; n表示1,2或3; W表示亚甲基或氧原子; R2表示可以在体内消除的氢原子或羧基改性基团; X1和X3相同或不同，各自表示氢原子或低级烷基。 该化合物可用作血小板聚集抑制剂，癌转移抑制剂，伤口补救剂或骨吸收抑制剂。

    Semiconductor device, testing and manufacturing methods thereof
    3.
    发明授权
    Semiconductor device, testing and manufacturing methods thereof 失效
    半导体器件，其测试和制造方法

    公开(公告)号：US07668027B2

    公开(公告)日：2010-02-23

    申请号：US11365492

    申请日：2006-03-02

    申请人： Kengo Imagawa ,  Masami Makuuchi ,  Ritsuro Orihashi ,  Yoshiharu Ikeda ,  Koichiro Eguchi

    发明人： Kengo Imagawa ,  Masami Makuuchi ,  Ritsuro Orihashi ,  Yoshiharu Ikeda ,  Koichiro Eguchi

    IPC分类号： G11C11/00

    CPC分类号： G11C29/50 ,  G11C29/50012

    摘要： In order to easily perform a timing test on a memory interface included in a semiconductor device so as to satisfy a restriction on latency, the present invention provides a semiconductor device with the memory interface including: a clock output terminal that outputs a clock signal associated with an operation of a memory connected to the memory interface; a command terminal that outputs a command signal associated with control of a state of the memory; a data terminal that exchanges a data signal with the memory; and a data strobe terminal that exchanges a data strobe signal for establishing the data signal. This semiconductor device includes a testing terminal that outputs in advance a signal for starting a test on the memory interface apart from the command signal.

    摘要翻译： 为了容易地对包括在半导体器件中的存储器接口执行定时测试以满足对等待时间的限制，本发明提供一种具有存储器接口的半导体器件，包括：时钟输出端子，其输出与 连接到存储器接口的存储器的操作; 命令终端，其输出与所述存储器的状态的控制相关联的命令信号; 与存储器交换数据信号的数据终端; 以及数据选通端子，用于交换用于建立数据信号的数据选通信号。 该半导体器件包括测试端子，其预先输出用于在命令信号之外的存储器接口上开始测试的信号。

    Semiconductor device, testing and manufacturing methods thereof
    4.
    发明申请
    Semiconductor device, testing and manufacturing methods thereof 失效
    半导体器件，其测试和制造方法

    公开(公告)号：US20070047345A1

    公开(公告)日：2007-03-01

    申请号：US11365492

    申请日：2006-03-02

    申请人： Kengo Imagawa ,  Masami Makuuchi ,  Ritsuro Orihashi ,  Yoshiharu Ikeda ,  Koichiro Eguchi

    发明人： Kengo Imagawa ,  Masami Makuuchi ,  Ritsuro Orihashi ,  Yoshiharu Ikeda ,  Koichiro Eguchi

    IPC分类号： G11C29/00

    CPC分类号： G11C29/50 ,  G11C29/50012

    摘要： In order to easily perform a timing test on a memory interface included in a semiconductor device so as to satisfy a restriction on latency, the present invention provides a semiconductor device with the memory interface including: a clock output terminal that outputs a clock signal associated with an operation of a memory connected to the memory interface; a command terminal that outputs a command signal associated with control of a state of the memory; a data terminal that exchanges a data signal with the memory; and a data strobe terminal that exchanges a data strobe signal for establishing the data signal. This semiconductor device includes a testing terminal that outputs in advance a signal for starting a test on the memory interface apart from the command signal.

    摘要翻译： 为了容易地对包括在半导体器件中的存储器接口执行定时测试以满足对等待时间的限制，本发明提供一种具有存储器接口的半导体器件，包括：时钟输出端子，其输出与 连接到存储器接口的存储器的操作; 命令终端，其输出与所述存储器的状态的控制相关联的命令信号; 与存储器交换数据信号的数据终端; 以及数据选通端子，用于交换用于建立数据信号的数据选通信号。 该半导体器件包括测试端子，其预先输出用于在命令信号之外的存储器接口上开始测试的信号。