知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

11 条记录 (耗时 0.027 秒)

    Method and apparatus for performing horizontal addition and subtraction
    2.
    发明授权
    Method and apparatus for performing horizontal addition and subtraction 有权
    执行水平加法和减法的方法和装置

    公开(公告)号：US07395302B2

    公开(公告)日：2008-07-01

    申请号：US10610784

    申请日：2003-06-30

    申请人： William W. Macy ,  Eric Debes ,  Mark J. Buxton ,  Patrice Roussel ,  Julien Sebot ,  Huy V. Nguyen

    发明人： William W. Macy ,  Eric Debes ,  Mark J. Buxton ,  Patrice Roussel ,  Julien Sebot ,  Huy V. Nguyen

    IPC分类号： G06F7/50

    CPC分类号： G06F9/3001 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3885 ,  G06F17/142 ,  G06F17/147

    摘要： A method and apparatus for including in a processor instructions for performing horizontal intra-add operations on packed data. One embodiment of the processor is coupled to a memory. The memory has stored therein at least a first packed data. The processor performs operations on data elements in the first packed data to generate a plurality of data elements in a second packed data in response to receiving an instruction. At least two of the plurality of data elements in the second packed data store the results of an intra-add operation, at least one of these results coming from the operation on data elements of the first packed data. One embodiment of a software method utilizes horizontal intra-add instructions for performing butterfly computations as may be employed, for example, in Walsh-Hadamard transforms or in Fast-Fourier Transforms.

    摘要翻译： 一种用于在处理器中包括用于对打包数据执行水平加载操作的指令的方法和装置。 处理器的一个实施例耦合到存储器。 存储器至少存储有第一打包数据。 处理器对第一打包数据中的数据元素执行操作，以响应于接收到指令而在第二打包数据中生成多个数据元素。 第二打包数据中的多个数据元素中的至少两个存储加入内操作的结果，这些结果中的至少一个来自对第一打包数据的数据元素的操作。 软件方法的一个实施例利用例如在沃尔什 - 哈达玛（Walsh-Hadamard）变换或快速傅里叶变换中可以采用的用于执行蝶形运算的水平内插指令。

    Fast full search motion estimation with SIMD merge instruction
    8.
    发明授权
    Fast full search motion estimation with SIMD merge instruction 有权
    使用SIMD合并指令进行快速全搜索运动估计

    公开(公告)号：US07685212B2

    公开(公告)日：2010-03-23

    申请号：US10280612

    申请日：2002-10-25

    申请人： Julien Sebot ,  William W. Macy ,  Eric Debes

    发明人： Julien Sebot ,  William W. Macy ,  Eric Debes

    IPC分类号： G06K9/40

    CPC分类号： G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/3885 ,  G06F17/147 ,  G06F17/15

    摘要： A method for a fast full search motion estimation with SIMD merge instruction. The method of one embodiment comprises loading a first line of K data elements for a current macroblock. A first set of L data elements and a second set of L data elements for pixels in a search window are loaded. A shift right merge operation is performed on the first and second sets of data elements to generate a second line of K data elements. A first sum of absolute differences value between said first line and said second line is calculated. The first sum of absolute differences value is accumulated to a first total for a first reference macroblock.

    摘要翻译： 一种使用SIMD合并指令进行快速全搜索运动估计的方法。 一个实施例的方法包括加载用于当前宏块的K个数据元素的第一行。 加载搜索窗口中的第一组L个数据元素和用于像素的第二组L个数据元素。 对第一和​​第二组数据元素执行向右合并操作，以产生K个数据元素的第二行。 计算所述第一行和所述第二行之间的绝对差值的第一和。 对于第一参考宏块，绝对差值的第一和积累到第一个总和。

    Mitigating Branch Prediction and Other Timing Based Side Channel Attacks
    9.
    发明申请
    Mitigating Branch Prediction and Other Timing Based Side Channel Attacks 有权
    减少分支预测和其他基于时序的侧向信道攻击

    公开(公告)号：US20080155679A1

    公开(公告)日：2008-06-26

    申请号：US11950658

    申请日：2007-12-05

    申请人： Julien Sebot ,  Shay Gueron

    发明人： Julien Sebot ,  Shay Gueron

    IPC分类号： G06F21/22

    CPC分类号： G06F21/556 ,  G06F21/60 ,  G06F21/71 ,  G06F21/74

    摘要： To provide hardware protection against timing based side channel attacks, a processor's microarchitecture enables an OS to determine which applications have the privilege to read timestamp and performance counters. Using a white list of applications, and an authentication mechanism to authenticate applications, a legitimate Protection Required Application (PRA) may temporarily prevent other applications from reading timestamp and performance counters while it executes (or excutes sensitive operations).

    摘要翻译： 为了提供基于定时的侧信道攻击的硬件保护，处理器的微架构使OS能够确定哪些应用程序具有读取时间戳和性能计数器的权限。 使用白名单的应用程序和身份验证机制来验证应用程序，合法的保护要求应用程序（PRA）可能会暂时阻止其他应用程序在执行（或清除敏感操作）时读取时间戳和性能计数器。