公开(公告)号：US5977608A

公开(公告)日：1999-11-02

申请号：US798231

申请日：1997-02-11

申请人： Wen-Doe Su

发明人： Wen-Doe Su

IPC分类号： H01L21/32 ,  H01L21/762 ,  H01L29/00

CPC分类号： H01L21/76202 ,  H01L21/32

摘要： A method of forming field isolation regions (300) on a semiconductor substrate for an integrated circuit. The present method includes forming a sandwich type structure as an oxidation mask (140), (160), and (200). The present sandwich type structure includes an underlying oxide layer (120) formed overlying the top surface. The present sandwich type structure includes a polysilicon layer (140) overlying the oxide layer (120), a first silicon nitride layer (160) overlying the polysilicon layer (140), and a second silicon nitride layer (200) overlying the first silicon nitride layer (160) where the second silicon nitride layer (200) is much thicker than the first layer of silicon nitride (160). The present method also includes patterning the second silicon nitride layer (200), the first silicon nitride layer (160), and the polysilicon layer (140) to define an oxidation mask. The oxidation mask includes exposed regions (210) of the oxide layer (120) where field isolation oxide regions (300) will be formed therein.

摘要翻译： 在集成电路用半导体基板上形成场隔离区域（300）的方法。 本方法包括形成夹层型结构作为氧化掩模（140），（160）和（200）。 本夹层结构包括形成在上表面上的下面的氧化物层（120）。 本夹层型结构包括覆盖在氧化物层（120）上的多晶硅层（140），覆盖多晶硅层（140）的第一氮化硅层（160）和覆盖第一氮化硅 层（160），其中所述第二氮化硅层（200）比所述第一氮化硅层（160）厚得多。 本方法还包括图案化第二氮化硅层（200），第一氮化硅层（160）和多晶硅层（140）以限定氧化掩模。 氧化掩模包括其中将形成场隔离氧化物区域（300）的氧化物层（120）的暴露区域（210）。

公开(公告)号：US5869406A

公开(公告)日：1999-02-09

申请号：US534901

申请日：1995-09-28

申请人： Wen-Doe Su ,  Chia-Lin Ku

发明人： Wen-Doe Su ,  Chia-Lin Ku

IPC分类号： H01L21/316 ,  H01L21/768 ,  H01L21/8242 ,  H01L21/31

CPC分类号： H01L27/1085 ,  H01L21/02126 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/31612 ,  H01L21/76801 ,  H01L21/76828 ,  Y10S438/909

摘要： A method of fabricating an integrated circuit device with a substantially uniform inter-layer dielectric layer. The method includes steps of providing a partially completed semiconductor wafer (400) where the partially completed semiconductor device has a first polysilicon layer (401) thereon. The method includes depositing a dielectric layer (405) overlying the polysilicon layer and portions of the partially completed semiconductor device at a pressure of about 1 atmosphere. A step of forming a second polysilicon layer overlying portions of the dielectric layer is also included. The dielectric layer depositing step includes combining an organic silane and an ozone at a concentration of 200 g/m.sup.3 and less.

摘要翻译： 一种制造具有基本均匀的层间电介质层的集成电路器件的方法。 该方法包括提供部分完成的半导体晶片（400）的步骤，其中部分完成的半导体器件在其上具有第一多晶硅层（401）。 该方法包括在约1个大气压下沉积覆盖多晶硅层的电介质层（405）和部分完成的半导体器件的部分。 还包括形成覆盖介电层部分的第二多晶硅层的步骤。 电介质层沉积步骤包括以200g / m 3以下的浓度组合有机硅烷和臭氧。

公开(公告)号：US5223448A

公开(公告)日：1993-06-29

申请号：US732165

申请日：1991-07-18

申请人： Wen-Doe Su

发明人： Wen-Doe Su

IPC分类号： H01L21/02 ,  H01L21/8242

CPC分类号： H01L27/10852 ,  H01L28/40

摘要： An improved method and resulting structures for producing a layered capacitor structure of memory cell of a DRAM device wherein a doped polysilicon spacer operates as a dopant source for an overlying polysilicon layer on the vertical and sharply inclined surfaces.

摘要翻译： 一种用于产生DRAM器件的存储器单元的分层电容器结构的改进方法和所得结构，其中掺杂多晶硅间隔物用作在垂直和急剧倾斜表面上的覆盖多晶硅层的掺杂剂源。

公开(公告)号：US06204547B1

公开(公告)日：2001-03-20

申请号：US09337982

申请日：1999-06-22

申请人： Wen-Doe Su

发明人： Wen-Doe Su

IPC分类号： H01L2176

CPC分类号： H01L21/76202 ,  H01L21/32

摘要： A method of forming field isolation regions (300) on a semiconductor substrate for an integrated circuit. The present method includes forming a sandwich type structure as an oxidation mask (140), (160), and (200). The present sandwich type structure includes an underlying oxide layer (120) formed overlying the top surface. The present sandwich type structure includes a polysilicon layer (140) overlying the oxide layer (120), a first silicon nitride layer (160) overlying the polysilicon layer (140), and a second silicon nitride layer (200) overlying the first silicon nitride layer (160) where the second silicon nitride layer (200) is much thicker than the first layer of silicon nitride (160). The present method also includes patterning the second silicon nitride layer (200), the first silicon nitride layer (160), and the polysilicon layer (140) to define an oxidation mask. The oxidation mask includes exposed regions (210) of the oxide layer (120) where field isolation oxide regions (300) will be formed therein.

摘要翻译： 在集成电路用半导体基板上形成场隔离区域（300）的方法。 本方法包括形成夹层型结构作为氧化掩模（140），（160）和（200）。 本夹层结构包括形成在上表面上的下面的氧化物层（120）。 本夹层型结构包括覆盖在氧化物层（120）上的多晶硅层（140），覆盖多晶硅层（140）的第一氮化硅层（160）和覆盖第一氮化硅 层（160），其中所述第二氮化硅层（200）比所述第一氮化硅层（160）厚得多。 本方法还包括图案化第二氮化硅层（200），第一氮化硅层（160）和多晶硅层（140）以限定氧化掩模。 氧化掩模包括其中将形成场隔离氧化物区域（300）的氧化物层（120）的暴露区域（210）。

公开(公告)号：US5747357A

公开(公告)日：1998-05-05

申请号：US534778

申请日：1995-09-27

申请人： Wen-Doe Su

发明人： Wen-Doe Su

IPC分类号： H01L21/32 ,  H01L21/762 ,  H01L21/76

CPC分类号： H01L21/76202 ,  H01L21/32

摘要： A method of forming field isolation regions (300) on a semiconductor substrate for an integrated circuit. The present method includes forming a sandwich type structure as an oxidation mask (140), (160), and (200). The present sandwich type structure includes an underlying oxide layer (120) formed overlying the top surface. The present sandwich type structure includes a polysilicon layer (140) overlying the oxide layer (120), a first silicon nitride layer (160) overlying the polysilicon layer (140), and a second silicon nitride layer (200) overlying the first silicon nitride layer (160) where the second silicon nitride layer (200) is much thicker than the first layer of silicon nitride (160). The present method also includes patterning the second silicon nitride layer (200), the first silicon nitride layer (160), and the polysilicon layer (140) to define an oxidation mask. The oxidation mask includes exposed regions (210) of the oxide layer (120) where field isolation oxide regions (300) will be formed therein.

公开(公告)号：US5208472A

公开(公告)日：1993-05-04

申请号：US893605

申请日：1992-06-03

申请人： Wen-Doe Su ,  Neng-Wei Wu

发明人： Wen-Doe Su ,  Neng-Wei Wu

IPC分类号： H01L21/336 ,  H01L29/45 ,  H01L29/78

CPC分类号： H01L29/6659 ,  H01L29/456 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/78 ,  H01L2924/0002 ,  Y10S257/90

摘要： A method of forming a self-aligned metal oxide semiconductor (MOS) structure is described. Multilayer dielectrics are used at the edge of the gate electrode, and the gate electrode, the source and the drain have metal silicide regions. The first layer of dielectric is used to define a lightly doped drain (LDD) structure and the second dielectric layer serves to extend the oxide region at the gate edge and to improve the source/drain junction leakage property and to reduce the shorting percentage of gate to source/drain. A special device structure with extended lateral diffusion of junction under the oxide at the gate edge will be performed by using this method.

摘要翻译： 描述形成自对准金属氧化物半导体（MOS）结构的方法。 在栅电极的边缘使用多层电介质，栅电极，源极和漏极具有金属硅化物区域。 第一层电介质用于限定轻掺杂漏极（LDD）结构，第二介电层用于延长栅极边缘处的氧化物区域，并改善源/漏结漏电特性，并减少栅极的短路百分比 来源/排水 通过使用该方法将执行在栅极边缘处的氧化物下方的结的扩展的侧向扩散的特殊器件结构。

公开(公告)号：US06365455B1

公开(公告)日：2002-04-02

申请号：US09092241

申请日：1998-06-05

申请人： Wen-Doe Su ,  Thomas Chang ,  Kuo-Tung Sung ,  Mao Song Tseng ,  Shih-Chi Lai ,  Kun-Yu Sung ,  Liang-Chen Lin

发明人： Wen-Doe Su ,  Thomas Chang ,  Kuo-Tung Sung ,  Mao Song Tseng ,  Shih-Chi Lai ,  Kun-Yu Sung ,  Liang-Chen Lin

IPC分类号： H01L21336

CPC分类号： H01L27/11521 ,  H01L27/11524 ,  H01L29/66825

摘要： An EPROM cell and a method that includes a gate structure having a sidewall spacer. The sidewall spacer is made by way of an amorphous or polycrystalline silicon layer, which is converted into an insulating layer such as silicon dioxide. Deposition of the amorphous or polycrystalline silicon layer is more accurate and produces a more uniform layer than conventional dielectric layer deposition.

摘要翻译： EPROM单元和包括具有侧壁间隔物的栅极结构的方法。 侧壁间隔物通过非晶或多晶硅层制成，其被转换成绝缘层，例如二氧化硅。 非晶或多晶硅层的沉积更精确，并且产生比常规介电层沉积更均匀的层。

公开(公告)号：US5883015A

公开(公告)日：1999-03-16

申请号：US887886

申请日：1997-07-03

申请人： Kent Liao ,  Dinos Huang ,  Tuby Tu ,  Kuang-Chao Chen ,  Wen-Doe Su

发明人： Kent Liao ,  Dinos Huang ,  Tuby Tu ,  Kuang-Chao Chen ,  Wen-Doe Su

IPC分类号： C23C16/40 ,  H01L21/314 ,  H01L21/316

CPC分类号： H01L21/02164 ,  C23C16/402 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/0234 ,  H01L21/31612

摘要： The method for depositing a dielectric layer can be used to evenly deposit the dielectric layer to be applied to a semiconductor device. The method includes steps of: a) providing a substrate; b) depositing a first dielectric film on the subtrate; c) introducing an oxygen plasma for eliminating an uneven distribution of charges on a surface of the substrate; and d) forming a second dielectric film on the first dielectric film treated with the oxygen plasma for obtaining the dielectric layer having a uniform thickness on the substrate,

摘要翻译： 用于沉积电介质层的方法可用于均匀地沉积要施加到半导体器件的介质层。 该方法包括以下步骤：a）提供衬底; b）在所述缓冲液上沉积第一介电膜; c）引入氧等离子体以消除基板表面上电荷的不均匀分布; 以及d）在用氧等离子体处理的第一电介质膜上形成第二电介质膜，以获得在衬底上具有均匀厚度的电介质层，

公开(公告)号：US5323037A

公开(公告)日：1994-06-21

申请号：US42642

申请日：1993-04-05

申请人： Wen-Doe Su

发明人： Wen-Doe Su

IPC分类号： H01L21/02 ,  H01L21/8242 ,  H01L21/70

CPC分类号： H01L27/10852 ,  H01L28/40

摘要： An improved method and resulting structures for producing a layered capacitor structure of memory cell of a DRAM device wherein a doped polysilicon spacer operates as a dopant source for an overlying polysilicon layer on the vertical and sharply inclined surfaces.

摘要翻译： 一种用于产生DRAM器件的存储器单元的分层电容器结构的改进方法和所得结构，其中掺杂多晶硅间隔物用作在垂直和急剧倾斜表面上的覆盖多晶硅层的掺杂剂源。

公开(公告)号：US5132241A

公开(公告)日：1992-07-21

申请号：US684830

申请日：1991-04-15

申请人： Wen-Doe Su

发明人： Wen-Doe Su

IPC分类号： H01L21/266 ,  H01L21/8238 ,  H01L27/092

CPC分类号： H01L21/266 ,  H01L21/823892 ,  H01L27/0928 ,  Y10S148/082 ,  Y10S148/103 ,  Y10S148/117

摘要： An improved method for manufacturing high density CMOS integrated circuits which minimizes counterdoping of the N and P well structures includes providing a composite masking layer which has layers of silicon oxide, polycrystalline silicon and silicon nitride over a silicon monocrystalline substrate. A mask layer pattern is formed from the composite masking layer by lithography and anisotropic etching which removes the silicon nitride and the portion of the thickness of the polycrystalline silicon over areas designated to be the N well structure. The mask layer pattern is subjected to isotropic etching of the polycrystalline silicon to remove the remaining exposed thickness of polycrystalline silicon and to undercut etch the polycrystalline silicon under the silicon nitride portion of the mask layer pattern. The N well structure is ion implanted and formed by using the silicon nitride layer portion of the mask layer pattern as the mask. The silicon substrate over the N well and the exposed the polycrystalline silicon layer under the silicon nitride layer of the mask layer pattern is oxidized to form an N well silicon oxide pattern. The mask layer pattern is removed. The P well structure is ion implanted and formed using the N well silicon oxided pattern as the mask. The P well structure has minimized counterdoping by these process steps. All the silicon oxide from the surface of the silicon substrates are removed. Field oxide isolating structures are formed at the juncture of P well and N well structures.

摘要翻译： 一种用于制造最小化N和P阱结构的反掺杂的高密度CMOS集成电路的改进方法包括提供在硅单晶衬底上具有氧化硅层，多晶硅层和氮化硅层的复合掩模层。 通过光刻和各向异性蚀刻，从复合掩模层形成掩模层图案，其在指定为N阱结构的区域上移除氮化硅和多晶硅厚度的部分。 对掩模层图案进行多晶硅的各向同性蚀刻以去除剩余的多晶硅的暴露厚度，并在掩模层图案的氮化硅部分下方蚀刻蚀刻多晶硅。 通过使用掩模层图案的氮化硅层部分作为掩模离子注入和形成N阱结构。 在N阱上的硅衬底和在掩模层图案的氮化硅层下方露出的多晶硅层被氧化以形成N阱氧化硅图案。 去除掩模层图案。 使用N阱硅氧化图案作为掩模离子注入和形成P阱结构。 P井结构通过这些工艺步骤减少了反渗透。 从硅衬底的表面去除所有的氧化硅。 在P阱和N阱结构的接合处形成场氧化物隔离结构。