公开(公告)号：US20140297902A1

公开(公告)日：2014-10-02

申请号：US13997237

申请日：2011-12-21

Applicant: Nausheen Ansari ,  Todd M. Witter

Inventor： Nausheen Ansari ,  Todd M. Witter

IPC: G09G5/00 ,  G06F3/14

CPC classification number: G06F3/1423 ,  G06F3/03 ,  G06F13/385 ,  G09G5/00 ,  G09G5/006 ,  G09G5/363 ,  G09G2354/00 ,  G09G2370/10 ,  G09G2370/20 ,  H04L29/06 ,  H04L47/10 ,  H04L47/30 ,  H04N17/04

Abstract: Techniques for rate governing of a display data stream are described. In one embodiment, for example, an apparatus may comprise a processor circuit and a graphics management module comprising a differential analyzer. In some embodiments, the graphics management module may be operative on the processor circuit to determine a target display data transmission rate for one or more displays, determine, by the differential analyzer, an actual display data transmission rate for one or more display data packets based on the target display data transmission rate, transmit the one or more display data packets based on the actual display data transmission rate, and accumulate a difference between the actual display data transmission rate and the target display data transmission rate for the one or more display data packets. Other embodiments are described and claimed.

Abstract translation: 描述了显示数据流的速率控制技术。 在一个实施例中，例如，装置可以包括处理器电路和包括差分分析器的图形管理模块。 在一些实施例中，图形管理模块可以在处理器电路上操作以确定一个或多个显示器的目标显示数据传输速率，由差分分析器确定基于一个或多个显示数据分组的实际显示数据传输速率 根据目标显示数据传输速率，基于实际的显示数据传输速率发送一个或多个显示数据分组，并且累积一个或多个显示数据的实际显示数据传输速率与目标显示数据传输速率之间的差异 数据包 描述和要求保护其他实施例。

公开(公告)号：US08643658B2

公开(公告)日：2014-02-04

申请号：US12655389

申请日：2009-12-30

Applicant: Seh Kwa ,  Maximino Vasquez ,  Ravi Ranganathan ,  Todd M. Witter ,  Kyungtae Han ,  Paul S. Diefenbaugh

Inventor： Seh Kwa ,  Maximino Vasquez ,  Ravi Ranganathan ,  Todd M. Witter ,  Kyungtae Han ,  Paul S. Diefenbaugh

IPC: G06T1/00

CPC classification number: G09G5/395

Abstract: Techniques are described that can used to synchronize the start of frames from multiple sources so that when a display is to output a frame to a next source, boundaries of current and next source are aligned. Techniques attempt to avoid visible glitches when switching from displaying a frame from a first source to displaying frames from a second source even though alignment is achieved by switching if frames that are to be displayed from the second source are similar to those displayed from the first source.

Abstract translation: 描述了可以用于同步来自多个源的帧的开始的技术，使得当显示器将帧输出到下一个源时，当前和下一个源的边界对齐。 即使从第二个源显示的帧与第二个源显示的帧类似，即使通过切换来实现对准，技术尝试避免从显示帧从第一个源切换到显示来自第二个源的帧时的可见毛刺 。

公开(公告)号：US20110157202A1

公开(公告)日：2011-06-30

申请号：US12655389

申请日：2009-12-30

Applicant: Seh Kwa ,  Maximino Vasquez ,  Ravi Ranganathan ,  Todd M. Witter ,  Kyungtae Han ,  Paul S. Diefenbaugh

Inventor： Seh Kwa ,  Maximino Vasquez ,  Ravi Ranganathan ,  Todd M. Witter ,  Kyungtae Han ,  Paul S. Diefenbaugh

IPC: G09G5/36

CPC classification number: G09G5/395

Abstract: Techniques are described that can used to synchronize the start of frames from multiple sources so that when a display is to output a frame to a next source, boundaries of current and next source are aligned. Techniques attempt to avoid visible glitches when switching from displaying a frame from a first source to displaying frames from a second source even though alignment is achieved by switching if frames that are to be displayed from the second source are similar to those displayed from the first source.

Abstract translation: 描述了可以用于同步来自多个源的帧的开始的技术，使得当显示器将帧输出到下一个源时，当前和下一个源的边界对齐。 即使从第二个源显示的帧与第二个源显示的帧类似，即使通过切换来实现对准，技术尝试避免从显示帧从第一个源切换到显示来自第二个源的帧时的可见毛刺 。

公开(公告)号：US20080030615A1

公开(公告)日：2008-02-07

申请号：US11367753

申请日：2006-03-03

Applicant: Maximino Vasquez ,  Todd M. Witter ,  Sylvia J. Downing ,  Trudy Hoekstra ,  Kristine M. Karnos ,  Zudan Shi ,  Kouhei Kinoshita ,  Hirofumi Kato ,  Yasuhiro Yamashita ,  Atsuo Okazaki

Inventor： Maximino Vasquez ,  Todd M. Witter ,  Sylvia J. Downing ,  Trudy Hoekstra ,  Kristine M. Karnos ,  Zudan Shi ,  Kouhei Kinoshita ,  Hirofumi Kato ,  Yasuhiro Yamashita ,  Atsuo Okazaki

IPC: H04N7/01 ,  G09G3/36 ,  G09G5/00

CPC classification number: G09G3/2092 ,  G09G5/008 ,  G09G2310/0224 ,  G09G2310/0229 ,  H04N5/04 ,  H04N5/144 ,  H04N7/012

Abstract: Techniques to switch between video display modes are described. An apparatus may include a graphics device to generate first synchronized timing signals with a first phase differential to indicate a first display mode for first display data, and to generate second synchronized timing signals with a second phase differential to indicate a second display mode for second display data. Other embodiments are described and claimed.

Abstract translation: 描述了在视频显示模式之间切换的技术。 装置可以包括图形装置，以产生具有第一相位差的第一同步定时信号，以指示第一显示数据的第一显示模式，以及产生具有第二相位差的第二同步定时信号，以指示用于第二显示的第二显示模式 数据。 描述和要求保护其他实施例。

公开(公告)号：US07120774B2

公开(公告)日：2006-10-10

申请号：US10672328

申请日：2003-09-26

Applicant: Todd M. Witter ,  Aditya Sreenivas ,  Kim Meinerth

Inventor： Todd M. Witter ,  Aditya Sreenivas ,  Kim Meinerth

IPC: G06F12/00

CPC classification number: G06F3/14

Abstract: A method and apparatus for managing overlay data requests are disclosed. One embodiment of an apparatus includes a request unit and a timer. A request is made by a graphics controller to the request unit for a line of overlay data. The request unit divides the request from the graphics controller into a series of smaller requests. The smaller requests are issued to a memory controller. Delays are inserted between each of the smaller requests in order to allow other system resources to more easily gain access to memory.

Abstract translation: 公开了一种用于管理覆盖数据请求的方法和装置。 装置的一个实施例包括请求单元和定时器。 图形控制器向请求单元请求一行覆盖数据。 请求单元将请求从图形控制器分成一系列较小的请求。 向内存控制器发出较小的请求。 在每个较小的请求之间插入延迟，以便允许其他系统资源更容易地访问内存。

公开(公告)号：US09304731B2

公开(公告)日：2016-04-05

申请号：US13997237

申请日：2011-12-21

Applicant: Nausheen Ansari ,  Todd M. Witter

Inventor： Nausheen Ansari ,  Todd M. Witter

IPC: G06F3/00 ,  G06F3/14 ,  G09G5/00 ,  G06F3/03 ,  H04L29/06 ,  H04N17/04 ,  H04L12/801 ,  G06F13/38 ,  H04L12/835 ,  G09G5/36

CPC classification number: G06F3/1423 ,  G06F3/03 ,  G06F13/385 ,  G09G5/00 ,  G09G5/006 ,  G09G5/363 ,  G09G2354/00 ,  G09G2370/10 ,  G09G2370/20 ,  H04L29/06 ,  H04L47/10 ,  H04L47/30 ,  H04N17/04

Abstract: Techniques for rate governing of a display data stream are described. In one embodiment, for example, an apparatus may comprise a processor circuit and a graphics management module comprising a differential analyzer. In some embodiments, the graphics management module may be operative on the processor circuit to determine a target display data transmission rate for one or more displays, determine, by the differential analyzer, an actual display data transmission rate for one or more display data packets based on the target display data transmission rate, transmit the one or more display data packets based on the actual display data transmission rate, and accumulate a difference between the actual display data transmission rate and the target display data transmission rate for the one or more display data packets. Other embodiments are described and claimed.

Abstract translation: 描述了显示数据流的速率控制技术。 在一个实施例中，例如，装置可以包括处理器电路和包括差分分析器的图形管理模块。 在一些实施例中，图形管理模块可以在处理器电路上操作以确定一个或多个显示器的目标显示数据传输速率，由差分分析器确定基于一个或多个显示数据分组的实际显示数据传输速率 根据目标显示数据传输速率，基于实际的显示数据传输速率发送一个或多个显示数据分组，并且累积一个或多个显示数据的实际显示数据传输速率与目标显示数据传输速率之间的差异 数据包 描述和要求保护其他实施例。

公开(公告)号：US08959266B1

公开(公告)日：2015-02-17

申请号：US13957843

申请日：2013-08-02

Applicant: Nadav Bonen ,  Todd M. Witter ,  Eran Shifer ,  Tomer Levy ,  Zvika Greenfield ,  Anant V. Nori

Inventor： Nadav Bonen ,  Todd M. Witter ,  Eran Shifer ,  Tomer Levy ,  Zvika Greenfield ,  Anant V. Nori

IPC: G06F3/06 ,  G06F3/14 ,  G06F5/00

CPC classification number: G06F3/0653 ,  G06F3/0611 ,  G06F3/0671 ,  G06F13/1605 ,  G06F13/1673 ,  G09G5/001 ,  G09G5/003 ,  G09G5/363

Abstract: A dynamic priority controller monitors a level of data in a display engine buffer and compares the level of data in the display engine buffer to a plurality of thresholds including a first threshold and a second threshold. When the level of data in the display engine buffer is less than or equal to the first threshold, the dynamic priority controller increases a priority for processing display engine data in a communication channel. When the level of data in the display engine buffer is greater than or equal to the second threshold, the dynamic priority controller decreases the priority for processing the display engine data in the communication channel.

Abstract translation: 动态优先级控制器监视显示引擎缓冲器中的数据级别，并将显示引擎缓冲器中的数据级别与包括第一阈值和第二阈值的多个阈值进行比较。 当显示引擎缓冲器中的数据级别小于或等于第一阈值时，动态优先级控制器增加在通信信道中处理显示引擎数据的优先级。 当显示引擎缓冲器中的数据级别大于或等于第二阈值时，动态优先级控制器降低处理通信信道中的显示引擎数据的优先级。

公开(公告)号：US08823721B2

公开(公告)日：2014-09-02

申请号：US12655410

申请日：2009-12-30

Applicant: Maximino Vasquez ,  Ravi Ranganathan ,  Seh W. Kwa ,  Todd M. Witter ,  Kyungtae Han ,  Paul S. Diefenbaugh

Inventor： Maximino Vasquez ,  Ravi Ranganathan ,  Seh W. Kwa ,  Todd M. Witter ,  Kyungtae Han ,  Paul S. Diefenbaugh

IPC: G09G5/39 ,  G06F13/372 ,  G09G3/36 ,  H04N5/06 ,  H03L7/00 ,  H04N9/74

CPC classification number: G09G5/12 ,  G06F3/14 ,  G09G5/003 ,  G09G5/18 ,  G09G2320/02 ,  G09G2330/021 ,  G09G2360/18 ,  G09G2370/045 ,  G09G2370/10

Abstract: Techniques are described that can used to synchronize the start of frames from multiple sources so that when a display is to output a frame to a next source, boundaries of current and next source are aligned. Techniques are useful to avoid visual distortions when changing from a first video source to a second video source.

Abstract translation: 描述了可以用于同步来自多个源的帧的开始的技术，使得当显示器将帧输出到下一个源时，当前和下一个源的边界对齐。 当从第一视频源变为第二视频源时，技术有助于避免视觉失真。

公开(公告)号：US06629253B1

公开(公告)日：2003-09-30

申请号：US09475735

申请日：1999-12-30

Applicant: Todd M. Witter ,  Aditya Sreenivas ,  Kim Meinerth

Inventor： Todd M. Witter ,  Aditya Sreenivas ,  Kim Meinerth

IPC: G06F104

CPC classification number: G06F3/14

Abstract: A method and apparatus for managing overlay data requests are disclosed. One embodiment of an apparatus includes a request unit and a timer. A request is made by a graphics controller to the request unit for a line of overlay data. The request unit divides the request from the graphics controller into a series of smaller requests. The smaller requests are issued to a memory controller. Delays are inserted between each of the smaller requests in order to allow other system resources to more easily gain access to memory.

Abstract translation: 公开了一种用于管理覆盖数据请求的方法和装置。 装置的一个实施例包括请求单元和定时器。 图形控制器向请求单元请求一行覆盖数据。 请求单元将请求从图形控制器分成一系列较小的请求。 向内存控制器发出较小的请求。 在每个较小的请求之间插入延迟，以便允许其他系统资源更容易地访问内存。

公开(公告)号：US20080238928A1

公开(公告)日：2008-10-02

申请号：US11693889

申请日：2007-03-30

Applicant: BIMAL PODDAR ,  TODD M. WITTER

Inventor： BIMAL PODDAR ,  TODD M. WITTER

IPC: G06T9/00

CPC classification number: H04N19/428 ,  G09G5/363 ,  G09G5/397 ,  G09G5/399 ,  G09G2310/04 ,  G09G2330/021 ,  G09G2340/12

Abstract: An apparatus may include two or more frame buffers, a control module, a management module, and a display engine. The two or more frame buffers may each store frame data arranged in a plurality of lines. The control module may designate one of the frame buffers for output. This designation may change for each frame output to a display device. The management module identifies the lines associated with the designated frame buffer as either valid or invalid. More particularly, the management module identifies a line as invalid when the line has changed in at least one of the two or more buffers since the designated buffer's previous designation for output. The display engine fetches, from the designated buffer, any lines identified as invalid. These fetched lines may be sent to the display device for output. Additionally, the fetched lines may be compressed and stored by the display engine.

Abstract translation: 装置可以包括两个或更多个帧缓冲器，控制模块，管理模块和显示引擎。 两个或更多个帧缓冲器可以各自存储以多行排列的帧数据。 控制模块可以指定一个帧缓冲器用于输出。 对于显示设备的每帧输出，该指定可能改变。 管理模块将与指定的帧缓冲区相关联的行标识为有效或无效。 更具体地，当指定的缓冲器之前的指定输出时，在两条或多条缓冲器中的至少一条缓冲器中线路发生变化时，管理模块将线路识别为无效。 显示引擎从指定的缓冲区中获取标识为无效的任何行。 这些获取的行可以被发送到显示设备以进行输出。 另外，获取的行可以被显示引擎压缩和存储。