公开(公告)号：US07127561B2

公开(公告)日：2006-10-24

申请号：US10039656

申请日：2001-12-31

申请人： David L. Hill ,  Deborah T. Marr ,  Dion Rodgers ,  Shiv Kaushik ,  James B. Crossland ,  David A. Koufaty

发明人： David L. Hill ,  Deborah T. Marr ,  Dion Rodgers ,  Shiv Kaushik ,  James B. Crossland ,  David A. Koufaty

IPC分类号： G06F12/08

CPC分类号： G06F12/0808 ,  G06F12/0831

摘要： Coherency techniques for suspending execution of a thread until a specified memory access occurs. In one embodiment, a processor includes a cache, execution logic to execute an instruction having an operand indicating a monitor address and a bus controller. In one embodiment, the bus controller is to assert a preventative signal in response to receiving a memory access attempting to gain sufficient ownership of a cache line associated with said monitor address to allow modification of said cache line without generation of another transaction indicative of the modification. In another embodiment, the bus controller is to generate a bus cycle in response to the instruction to eliminate any ownership of the cache line by another processor that would allow a modification of the cache line without generation of another memory access indicative of the modification.

公开(公告)号：US20090089598A1

公开(公告)日：2009-04-02

申请号：US11864800

申请日：2007-09-28

申请人： Russell J. Fenger ,  Anil Aggarwal ,  Shiv Kaushik

发明人： Russell J. Fenger ,  Anil Aggarwal ,  Shiv Kaushik

IPC分类号： G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/3243 ,  Y02D10/126 ,  Y02D10/152

摘要： An embodiment of the present invention is a system and method relating to adaptive power management using hardware feedback to select optimal processor frequencies and reduce power/watt. In at least one embodiment, the present invention is intended to optimize processor frequency and power/watt usage based on the hardware feedback and processor stall behavior.

摘要翻译： 本发明的一个实施例是涉及使用硬件反馈的自适应功率管理以选择最佳处理器频率并降低功率/功率的系统和方法。 在至少一个实施例中，本发明旨在基于硬件反馈和处理器失速行为来优化处理器频率和功率/瓦特使用。

公开(公告)号：US07810083B2

公开(公告)日：2010-10-05

申请号：US11026597

申请日：2004-12-30

申请人： Gautham N. Chinya ,  Hong Wang ,  Xiang Zou ,  James Paul Held ,  Prashant Sethi ,  Trung Diep ,  Anil Aggarwal ,  Baiju V. Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  John Shen ,  Richard A. Hankins ,  John L. Reid

发明人： Gautham N. Chinya ,  Hong Wang ,  Xiang Zou ,  James Paul Held ,  Prashant Sethi ,  Trung Diep ,  Anil Aggarwal ,  Baiju V. Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  John Shen ,  Richard A. Hankins ,  John L. Reid

IPC分类号： G06F9/45 ,  G06F9/40 ,  G06F7/38 ,  G06F9/46

CPC分类号： G06F9/45533 ,  G06F9/4881

摘要： Method, apparatus and system embodiments to provide user-level creation, control and synchronization of OS-invisible “shreds” of execution via an abstraction layer for a system that includes one or more sequencers that are sequestered from operating system control. For at least one embodiment, the abstraction layer provides sequestration logic, proxy execution logic, transition detection and shred suspension logic, and sequencer arithmetic logic. Other embodiments are also described and claimed.

摘要翻译： 方法，装置和系统实施例，用于通过用于包括从操作系统控制隔离的一个或多个定序器的系统的抽象层来提供用户级别创建，控制和同步OS不可见的“碎片”。 对于至少一个实施例，抽象层提供封存逻辑，代理执行逻辑，转换检测和分片挂起逻辑以及定序器算术逻辑。 还描述和要求保护其他实施例。

公开(公告)号：US20070157211A1

公开(公告)日：2007-07-05

申请号：US11321779

申请日：2005-12-29

申请人： Hong Wang ,  John Shen ,  Hong Jiang ,  Richard Hankins ,  Per Hammarlund ,  Dion Rodgers ,  Gautham Chinya ,  Baiju Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  Gad Sheaffer ,  Yoav Talgam ,  Yuval Yosef ,  James Held

发明人： Hong Wang ,  John Shen ,  Hong Jiang ,  Richard Hankins ,  Per Hammarlund ,  Dion Rodgers ,  Gautham Chinya ,  Baiju Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  Gad Sheaffer ,  Yoav Talgam ,  Yuval Yosef ,  James Held

IPC分类号： G06F9/46

CPC分类号： G06F9/30145 ,  G06F9/30 ,  G06F9/30181 ,  G06F9/3877 ,  G06F9/3879 ,  G06T1/20

摘要： In one embodiment, the present invention includes a method for directly communicating between an accelerator and an instruction sequencer coupled thereto, where the accelerator is a heterogeneous resource with respect to the instruction sequencer. An interface may be used to provide the communication between these resources. Via such a communication mechanism a user-level application may directly communicate with the accelerator without operating system support. Further, the instruction sequencer and the accelerator may perform operations in parallel. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在加速器和与其耦合的指令定序器之间直接通信的方法，其中加速器相对于指令定序器是异质资源。 可以使用接口来提供这些资源之间的通信。 通过这种通信机制，用户级应用可以直接与加速器进行通信，而无需操作系统支持。 此外，指令定序器和加速器可以并行地执行操作。 描述和要求保护其他实施例。

公开(公告)号：US07363474B2

公开(公告)日：2008-04-22

申请号：US10039579

申请日：2001-12-31

申请人： Dion Rodgers ,  Deborah T. Marr ,  David L. Hill ,  Shiv Kaushik ,  James B. Crossland ,  David A. Koufaty

发明人： Dion Rodgers ,  Deborah T. Marr ,  David L. Hill ,  Shiv Kaushik ,  James B. Crossland ,  David A. Koufaty

IPC分类号： G06F15/00 ,  G06F15/76 ,  G06F7/38 ,  G06F9/00 ,  G06F9/44

CPC分类号： G06F9/3009 ,  G06F9/30079 ,  G06F9/3851 ,  G06F9/4812 ,  G06F9/4843

摘要： Techniques for suspending execution of a thread until a specified memory access occurs. In one embodiment, a processor includes multiple execution units capable of executing multiple threads. A first thread includes an instruction that specifies a monitor address. Suspend logic suspends execution of the first thread, and a monitor causes resumption of the first thread in response to an access to the specified monitor address.

摘要翻译： 暂停执行线程直到发生指定的内存访问的技术。 在一个实施例中，处理器包括能够执行多个线程的多个执行单元。 第一个线程包括指定监视器地址的指令。 挂起逻辑挂起执行第一个线程，并且监视器导致第一个线程的恢复以响应对指定的监视器地址的访问。

公开(公告)号：US08914618B2

公开(公告)日：2014-12-16

申请号：US11321779

申请日：2005-12-29

申请人： Hong Wang ,  John Shen ,  Hong Jiang ,  Richard Hankins ,  Per Hammarlund ,  Dion Rodgers ,  Gautham Chinya ,  Baiju Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  Gad Sheaffer ,  Yoav Talgam ,  Yuval Yosef ,  James P. Held

发明人： Hong Wang ,  John Shen ,  Hong Jiang ,  Richard Hankins ,  Per Hammarlund ,  Dion Rodgers ,  Gautham Chinya ,  Baiju Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  Gad Sheaffer ,  Yoav Talgam ,  Yuval Yosef ,  James P. Held

IPC分类号： G06F9/30 ,  G06F15/76 ,  G06F9/38

CPC分类号： G06F9/30145 ,  G06F9/30 ,  G06F9/30181 ,  G06F9/3877 ,  G06F9/3879 ,  G06T1/20

摘要： In one embodiment, the present invention includes a method for directly communicating between an accelerator and an instruction sequencer coupled thereto, where the accelerator is a heterogeneous resource with respect to the instruction sequencer. An interface may be used to provide the communication between these resources. Via such a communication mechanism a user-level application may directly communicate with the accelerator without operating system support. Further, the instruction sequencer and the accelerator may perform operations in parallel. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在加速器和与其耦合的指令定序器之间直接通信的方法，其中加速器相对于指令定序器是异质资源。 可以使用接口来提供这些资源之间的通信。 通过这种通信机制，用户级应用可以直接与加速器进行通信，而无需操作系统支持。 此外，指令定序器和加速器可以并行地执行操作。 描述和要求保护其他实施例。

公开(公告)号：US20130205122A1

公开(公告)日：2013-08-08

申请号：US13791298

申请日：2013-03-08

申请人： Hong WANG ,  John SHEN ,  Hong JIANG ,  Richard HANKINS ,  Per HAMMARLUND ,  Dion RODGERS ,  Gautham CHINYA ,  Baiju PATEL ,  Shiv KAUSHIK ,  Bryant BIGBEE ,  Gad SHEAFFER ,  Yoav Talgam ,  Yuval YOSEF ,  James P. HELD

发明人： Hong WANG ,  John SHEN ,  Hong JIANG ,  Richard HANKINS ,  Per HAMMARLUND ,  Dion RODGERS ,  Gautham CHINYA ,  Baiju PATEL ,  Shiv KAUSHIK ,  Bryant BIGBEE ,  Gad SHEAFFER ,  Yoav Talgam ,  Yuval YOSEF ,  James P. HELD

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/30 ,  G06F9/30181 ,  G06F9/3877 ,  G06F9/3879 ,  G06T1/20

摘要： In one embodiment, the present invention includes a method for directly communicating between an accelerator and an instruction sequencer coupled thereto, where the accelerator is a heterogeneous resource with respect to the instruction sequencer. An interface may be used to provide the communication between these resources. Via such a communication mechanism a user-level application may directly communicate with the accelerator without operating system support. Further, the instruction sequencer and the accelerator may perform operations in parallel. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在加速器和与其耦合的指令定序器之间直接通信的方法，其中加速器相对于指令定序器是异质资源。 可以使用接口来提供这些资源之间的通信。 通过这种通信机制，用户级应用可以直接与加速器进行通信，而无需操作系统支持。 此外，指令定序器和加速器可以并行地执行操作。 描述和要求保护其他实施例。

公开(公告)号：US07917789B2

公开(公告)日：2011-03-29

申请号：US11864800

申请日：2007-09-28

申请人： Russell J. Fenger ,  Anil Aggarwal ,  Shiv Kaushik

发明人： Russell J. Fenger ,  Anil Aggarwal ,  Shiv Kaushik

IPC分类号： G06F1/08

CPC分类号： G06F1/3203 ,  G06F1/3243 ,  Y02D10/126 ,  Y02D10/152

摘要： An embodiment of the present invention is a system and method relating to adaptive power management using hardware feedback to select optimal processor frequencies and reduce power/watt. In at least one embodiment, the present invention is intended to optimize processor frequency and power/watt usage based on the hardware feedback and processor stall behavior.

摘要翻译： 本发明的一个实施例是涉及使用硬件反馈的自适应功率管理以选择最佳处理器频率并降低功率/功率的系统和方法。 在至少一个实施例中，本发明旨在基于硬件反馈和处理器失速行为来优化处理器频率和功率/瓦特使用。

公开(公告)号：US20080034190A1

公开(公告)日：2008-02-07

申请号：US11891076

申请日：2007-08-08

申请人： Dion Rodgers ,  Deborah Marr ,  David Hill ,  Shiv Kaushik ,  James Crossland ,  David Koufaty

发明人： Dion Rodgers ,  Deborah Marr ,  David Hill ,  Shiv Kaushik ,  James Crossland ,  David Koufaty

IPC分类号： G06F9/30

CPC分类号： G06F9/3009 ,  G06F9/30079 ,  G06F9/3851 ,  G06F9/4812 ,  G06F9/4843

摘要： Techniques for suspending execution of a thread until a specified memory access occurs. In one embodiment, a processor includes multiple execution units capable of executing multiple threads. A first thread includes an instruction that specifies a monitor address. Suspend logic suspends execution of the first thread, and a monitor causes resumption of the first thread in response to an access to the specified monitor address.

公开(公告)号：US20060150183A1

公开(公告)日：2006-07-06

申请号：US11026597

申请日：2004-12-30

申请人： Gautham Chinya ,  Hong Wang ,  Xiang Zou ,  James Held ,  Prashant Sethi ,  Trung Diep ,  Anil Aggarwal ,  Baiju Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  John Shen ,  Richard Hankins ,  John Reid

发明人： Gautham Chinya ,  Hong Wang ,  Xiang Zou ,  James Held ,  Prashant Sethi ,  Trung Diep ,  Anil Aggarwal ,  Baiju Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  John Shen ,  Richard Hankins ,  John Reid

IPC分类号： G06F9/46

CPC分类号： G06F9/45533 ,  G06F9/4881

摘要： Method, apparatus and system embodiments to provide user-level creation, control and synchronization of OS-invisible “shreds” of execution via an abstraction layer for a system that includes one or more sequencers that are sequestered from operating system control. For at least one embodiment, the abstraction layer provides sequestration logic, proxy execution logic, transition detection and shred suspension logic, and sequencer arithmetic logic. Other embodiments are also described and claimed.

摘要翻译： 方法，装置和系统实施例，用于通过用于包括从操作系统控制隔离的一个或多个定序器的系统的抽象层来提供用户级别创建，控制和同步OS不可见的“碎片”。 对于至少一个实施例，抽象层提供封存逻辑，代理执行逻辑，转换检测和分片挂起逻辑以及定序器算术逻辑。 还描述和要求保护其他实施例。