公开(公告)号：US11061682B2

公开(公告)日：2021-07-13

申请号：US15535697

申请日：2015-12-13

申请人： Martin Vorbach ,  Hyperion Core, Inc.

发明人： Martin Vorbach

IPC分类号： G06F9/38 ,  G06F9/30 ,  G06F9/32

摘要： The invention relates to a method for processing instructions out-of-order on a processor comprising an arrangement of execution units. The inventive method comprises looking up operand sources in a Register Positioning Table and setting operand input references of the instruction to be issued accordingly, checking for an Execution Unit (EXU) available for receiving a new instruction, and issuing the instruction to the available Execution Unit and entering a reference of the result register addressed by the instruction to be issued to the Execution Unit into the Register Positioning Table (RPT).

公开(公告)号：US09703538B2

公开(公告)日：2017-07-11

申请号：US14124636

申请日：2012-06-06

申请人： Martin Vorbach

发明人： Martin Vorbach

IPC分类号： G06F9/44 ,  G06F9/45 ,  G06F17/50

CPC分类号： G06F8/443 ,  G06F8/4434 ,  G06F8/447 ,  G06F17/504 ,  G06F17/5045 ,  G06F17/5054

摘要： The present invention relates to a method for compiling high-level software code into hardware, transforming each instruction into a respective hardware block and using an execution control signal representing the program pointer for triggering the execution within each respective hardware block.

公开(公告)号：US09348587B2

公开(公告)日：2016-05-24

申请号：US13809159

申请日：2011-07-08

申请人： Martin Vorbach

发明人： Martin Vorbach

IPC分类号： G06F9/30 ,  G06F9/32 ,  G06F9/355 ,  G06F9/38

CPC分类号： G06F9/381 ,  G06F9/3001 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30058 ,  G06F9/30065 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30094 ,  G06F9/30098 ,  G06F9/3013 ,  G06F9/30138 ,  G06F9/30167 ,  G06F9/325 ,  G06F9/355 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/384 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3887 ,  G06F9/3889

摘要： The present invention relates to a processor having a trace cache and a plurality of ALUs arranged in a matrix, comprising an analyzer unit located between the trace cache and the ALUs, wherein the analyzer unit analyzes the code in the trace cache, detects loops, transforms the code, and issues to the ALUs sections of the code combined to blocks for joint execution for a plurality of clock cycles.

摘要翻译： 本发明涉及具有跟踪高速缓存和排列成矩阵的多个ALU的处理器，包括位于跟踪高速缓存和ALU之间的分析器单元，其中分析器单元分析跟踪高速缓存中的代码，检测循环，变换 所述代码和所述代码的ALU部分的组合结合到用于多个时钟周期的联合执行的块。

公开(公告)号：US09152427B2

公开(公告)日：2015-10-06

申请号：US13123527

申请日：2009-10-15

申请人： Martin Vorbach ,  Frank May ,  Markus Weinhardt

发明人： Martin Vorbach ,  Frank May ,  Markus Weinhardt

IPC分类号： G06F9/38 ,  G06F9/45 ,  G06F9/30

CPC分类号： G06F9/3836 ,  G06F8/443 ,  G06F9/3001 ,  G06F9/30043 ,  G06F9/30065 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30134 ,  G06F9/30189 ,  G06F9/381 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3885 ,  G06F9/3887 ,  G06F9/3889

摘要： The present invention discloses a single chip sequential processor comprising at least one ALU-Block wherein said sequential processor is capable of maintaining its op-codes while processing data such as to overcome the necessity of requiring a new instruction in every clock cycle.

摘要翻译： 本发明公开了一种单芯片顺序处理器，其包括至少一个ALU块，其中所述顺序处理器能够在处理数据时保持其操作码，以克服在每个时钟周期中需要新指令的必要性。

公开(公告)号：US08914590B2

公开(公告)日：2014-12-16

申请号：US12570943

申请日：2009-09-30

申请人： Martin Vorbach ,  Jürgen Becker ,  Markus Weinhardt ,  Volker Baumgarte ,  Frank May

发明人： Martin Vorbach ,  Jürgen Becker ,  Markus Weinhardt ,  Volker Baumgarte ,  Frank May

IPC分类号： G06F12/00 ,  G06F15/78 ,  G06F12/08 ,  G06F9/30 ,  G06F9/345 ,  G06F9/38

CPC分类号： G06F15/7814 ,  G06F9/30047 ,  G06F9/30076 ,  G06F9/3455 ,  G06F9/3897 ,  G06F12/0862

摘要： In a data-processing method, first result data may be obtained using a plurality of configurable coarse-granular elements, the first result data may be written into a memory that includes spatially separate first and second memory areas and that is connected via a bus to the plurality of configurable coarse-granular elements, the first result data may be subsequently read out from the memory, and the first result data may be subsequently processed using the plurality of configurable coarse-granular elements. In a first configuration, the first memory area may be configured as a write memory, and the second memory area may be configured as a read memory. Subsequent to writing to and reading from the memory in accordance with the first configuration, the first memory area may be configured as a read memory, and the second memory area may be configured as a write memory.

摘要翻译： 在数据处理方法中，可以使用多个可配置的粗粒度元素来获得第一结果数据，第一结果数据可以被写入到包括空间上分离的第一和第二存储器区域并且经由总线连接到 可以随后从存储器中读出多个可配置的粗粒度元素，第一结果数据可以随后使用多个可配置的粗粒度元素进行处理。 在第一配置中，第一存储器区域可以被配置为写入存储器，并且第二存储器区域可以被配置为读取存储器。 在根据第一配置写入和读取存储器之后，第一存储器区域可以被配置为读取存储器，并且第二存储器区域可以被配置为写入存储器。

公开(公告)号：US20140143509A1

公开(公告)日：2014-05-22

申请号：US14162704

申请日：2014-01-23

申请人： Martin Vorbach

发明人： Martin Vorbach

IPC分类号： G06F3/06

CPC分类号： G06F8/447

摘要： The present provides a method for operating a module by a processor. The method includes generating, by at least one task being executed on the processor, control information for controlling operation of the module. The module includes an arrangement of a plurality of cells, including a bus system. At least some of the cells having arithmetic and logic units. At least some of the cells being arranged in at least two dimensions. The method further including writing, by the processor, the control information into a memory being shared with the module in a list-like manner to form a list of operations. The method further including executing, by the module, the operations listed in the list.

摘要翻译： 本发明提供了一种由处理器操作模块的方法。 该方法包括通过在处理器上执行的至少一个任务生成用于控制模块的操作的控制信息。 该模块包括多个单元的布置，包括总线系统。 至少一些具有算术和逻辑单元的单元。 至少一些单元被布置在至少两个维度中。 该方法还包括由处理器将控制信息以类似列表的方式写入与模块共享的存储器中，以形成操作列表。 该方法还包括由模块执行列表中列出的操作。

公开(公告)号：US08407525B2

公开(公告)日：2013-03-26

申请号：US13279561

申请日：2011-10-24

申请人： Martin Vorbach

发明人： Martin Vorbach

IPC分类号： G06F11/00

CPC分类号： G06F11/26 ,  G06F9/30036 ,  G06F11/267 ,  G06F11/3656 ,  G06F15/7867

摘要： A method for debugging reconfigurable hardware is described. According to this method, all necessary debug information is written in each configuration cycle into a memory, which is then analyzed by the debugger.

公开(公告)号：US20120216012A1

公开(公告)日：2012-08-23

申请号：US13123527

申请日：2009-10-15

申请人： Martin Vorbach ,  Frank May ,  Markus Weinhardt

发明人： Martin Vorbach ,  Frank May ,  Markus Weinhardt

IPC分类号： G06F15/80 ,  G06F9/06

CPC分类号： G06F9/3836 ,  G06F8/443 ,  G06F9/3001 ,  G06F9/30043 ,  G06F9/30065 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30134 ,  G06F9/30189 ,  G06F9/381 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3885 ,  G06F9/3887 ,  G06F9/3889

摘要： The present invention discloses a single chip sequential processor comprising at least one ALU-Block wherein said sequential processor is capable of maintaining its op-codes while processing data such as to overcome the necessity of requiring a new instruction in every clock cycle.

摘要翻译： 本发明公开了一种单芯片顺序处理器，其包括至少一个ALU块，其中所述顺序处理器能够在处理数据时保持其操作码，以克服在每个时钟周期中需要新指令的必要性。

公开(公告)号：US20120072699A1

公开(公告)日：2012-03-22

申请号：US13289296

申请日：2011-11-04

申请人： Martin VORBACH ,  Frank May ,  Dirk Reichardt ,  Frank Lier ,  Gerd Ehlers ,  Armin Nückel ,  Volker Baumgarte ,  Prashant Rao ,  Jens Oertel

发明人： Martin VORBACH ,  Frank May ,  Dirk Reichardt ,  Frank Lier ,  Gerd Ehlers ,  Armin Nückel ,  Volker Baumgarte ,  Prashant Rao ,  Jens Oertel

IPC分类号： G06F15/76 ,  G06F9/02

CPC分类号： G06F13/4027 ,  G06F9/3001 ,  G06F13/4022 ,  G06F15/7825 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8023 ,  G06F15/8092 ,  G06F15/82 ,  Y02D10/12 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

摘要： A logic cell array having a number of logic cells and a segmented bus system for logic cell communication, the bus system including different segment lines having shorter and longer segments for connecting two points in order to be able to minimize the number of bus elements traversed between separate communication start and end points.

摘要翻译： 具有多个逻辑单元的逻辑单元阵列和用于逻辑单元通信的分段总线系统，所述总线系统包括具有较短和较长段的不同段线，用于连接两个点，以便能够最小化在 单独的通信开始和结束点。

公开(公告)号：US08069373B2

公开(公告)日：2011-11-29

申请号：US12354590

申请日：2009-01-15

申请人： Martin Vorbach

发明人： Martin Vorbach

IPC分类号： G06F11/00

CPC分类号： G06F11/26 ,  G06F9/30036 ,  G06F11/267 ,  G06F11/3656 ,  G06F15/7867

摘要： A method for debugging reconfigurable hardware is described. According to this method, all necessary debug information is written in each configuration cycle into a memory, which is then analyzed by the debugger.

摘要翻译： 描述了一种用于调试可重配置硬件的方法。 根据该方法，将所有必需的调试信息在每个配置周期中写入存储器，然后由调试器分析。