公开(公告)号：US08633206B2

公开(公告)日：2014-01-21

申请号：US12903554

申请日：2010-10-13

申请人： Michele Ann Promo ,  Jin Xie ,  Brad A. Acker ,  Susan J. Hartmann ,  Sergey Gregory Wolfson ,  Horng-Chih Huang ,  Eric Jon Jacobsen

发明人： Michele Ann Promo ,  Jin Xie ,  Brad A. Acker ,  Susan J. Hartmann ,  Sergey Gregory Wolfson ,  Horng-Chih Huang ,  Eric Jon Jacobsen

IPC分类号： C07D487/04 ,  A61K31/519 ,  A61P37/06 ,  A61P17/06 ,  A61P29/00

CPC分类号： C07D487/04

摘要： Described herein are pyrrolo[2,3-d]pyrimidine compounds, their use as Janus Kinase (JAK) inhibitors, pharmaceutical compositions containing these compounds, and methods for their preparation.

摘要翻译： 本文描述的是吡咯并[2,3-d]嘧啶化合物，它们用作Janus Kinase（JAK）抑制剂，含有这些化合物的药物组合物及其制备方法。

公开(公告)号：US08576969B1

公开(公告)日：2013-11-05

申请号：US13151964

申请日：2011-06-02

申请人： Jin Xie ,  Mats Oberg

发明人： Jin Xie ,  Mats Oberg

IPC分类号： H04L7/00

CPC分类号： G11B20/10277 ,  G11B2220/2541 ,  H04L7/042

摘要： Aspects of the disclosure provide a method for detecting marks. The method includes receiving a data signal from a channel. Further, the method includes matching the data signal to a template that corresponds to a predetermined pattern transmitted over the channel to detect marks, prior to decoding the data signal into a decoded bit stream.

摘要翻译： 本公开的方面提供了用于检测标记的方法。 该方法包括从信道接收数据信号。 此外，在将数据信号解码为解码的比特流之前，该方法包括将数据信号与对应于通过信道发送的预定模式的模板进行匹配以检测标记。

公开(公告)号：US08477581B1

公开(公告)日：2013-07-02

申请号：US12104879

申请日：2008-04-17

申请人： Jingfeng Liu ,  Jin Xie ,  Mats Oberg

发明人： Jingfeng Liu ,  Jin Xie ,  Mats Oberg

IPC分类号： G11B20/10

CPC分类号： G11B20/10027 ,  G11B20/10037 ,  G11B20/10046 ,  G11B20/10296 ,  G11B20/10351 ,  G11B2220/2537

摘要： A system with a nonlinear element processes a replay signal with a scaling factor into a signal compensated for asymmetry. The replay signal may include data from an optical disk. The scaling factor may be estimated based on the compensated signal and a scaling factor gain. The replay signal and the compensated signal may be converted into digital signals and processed digitally. In one embodiment, the compensated signal may be calculated as approximately the scaling factor multiplied by a square of an amplitude of the replay signal added to the amplitude of the replay signal. In another embodiment, the compensated signal may be calculated as approximately the scaling factor multiplied by an absolute value of an amplitude of the replay signal added to the amplitude of the replay signal. A related method is also disclosed. Other embodiments are provided, and each of the embodiments described herein can be used alone or in combination with one another.

摘要翻译： 具有非线性元件的系统将缩放因子的重放信号处理成补偿不对称的信号。 重放信号可以包括来自光盘的数据。 可以基于补偿信号和缩放因子增益来估计缩放因子。 重播信号和补偿信号可以被转换成数字信号并以数字方式处理。 在一个实施例中，可以将补偿信号近似计算为乘以重放信号的振幅的重放信号的振幅的平方乘以比例因子。 在另一个实施例中，可以将补偿信号近似地计算为与重放信号的振幅相加的重放信号的振幅的绝对值乘以比例因子。 还公开了相关方法。 提供了其它实施例，并且本文所述的每个实施例可以单独使用或彼此组合使用。

公开(公告)号：US20110273974A1

公开(公告)日：2011-11-10

申请号：US13101439

申请日：2011-05-05

申请人： Jin Xie ,  Bin Ni ,  Mats Oberg

发明人： Jin Xie ,  Bin Ni ,  Mats Oberg

IPC分类号： G11B20/10

CPC分类号： G11B20/10222 ,  G11B20/10009 ,  G11B20/10046 ,  G11B20/10203 ,  G11B20/10314 ,  G11B20/10351 ,  G11B20/10509 ,  G11B20/18 ,  G11B2020/1062 ,  G11B2220/2537

摘要： Aspects of the disclosure provide a signal processing circuit that has fast response time to sudden profile changes in an electrical signal. The signal processing circuit includes a processing path configured to process an electrical signal that is generated in response to reading data on a storage medium, and a feed-forward correction module. The feed-forward correction module is configured to detect a profile variation based the electrical signal in a time window, and correct the electrical signal in the time window based on the detected profile variation.

摘要翻译： 本公开的方面提供了一种信号处理电路，其对电信号中的突然轮廓变化具有快速响应时间。 信号处理电路包括处理路径，其被配置为处理响应于在存储介质上读取数据而产生的电信号和前馈校正模块。 前馈校正模块被配置为基于时间窗中的电信号检测轮廓变化，并且基于检测到的轮廓变化来校正时间窗中的电信号。

公开(公告)号：USD848885S1

公开(公告)日：2019-05-21

申请号：US29608477

申请日：2017-06-22

申请人： Jin Xie

设计人： Jin Xie

公开(公告)号：US08812941B2

公开(公告)日：2014-08-19

申请号：US13536041

申请日：2012-06-28

申请人： Jin Xie ,  Mats Oberg

发明人： Jin Xie ,  Mats Oberg

IPC分类号： H03M13/03

CPC分类号： H04L1/0054 ,  H04L1/0047

摘要： New and useful methods and systems for providing improved performance of a Viterbi device are disclosed. For example, in an embodiment a Viterbi device includes metric circuitry configured to determine branch metrics using at least one of a variance signal based on both received data and detected data of the Viterbi device and a priori probabilities of available state transitions within a trellis of the Viterbi device.

摘要翻译： 公开了用于提供维特比设备的改进性能的新的有用的方法和系统。 例如，在一个实施例中，维特比设备包括度量电路，其被配置为使用基于接收数据和维特比设备的检测数据的方差信号中的至少一个来确定分支度量，以及在所述维特比设备的网格内的可用状态转换的先验概率 维特比设备。

公开(公告)号：US08675461B1

公开(公告)日：2014-03-18

申请号：US12546225

申请日：2009-08-24

申请人： Jin Xie ,  Mats Oberg

发明人： Jin Xie ,  Mats Oberg

IPC分类号： G11B7/00 ,  G11B20/18 ,  G11B27/36

CPC分类号： G06F11/073 ,  G11B20/10314 ,  G11B20/18 ,  G11B20/1816 ,  G11B2220/2537

摘要： Devices, methods, and other embodiments associated with adjusting a defect threshold are described. In one embodiment, an apparatus includes defect detection logic and threshold adjustment logic. The defect detection logic determines, by using a defect threshold, if a read channel has read data from a defective portion of an optical disc. The threshold adjustment logic adjusts the defect threshold based, at least in part, on a gain value of a gain loop associated with the read channel.

摘要翻译： 描述了与调整缺陷阈值相关联的设备，方法和其他实施例。 在一个实施例中，装置包括缺陷检测逻辑和阈值调整逻辑。 缺陷检测逻辑通过使用缺陷阈值来确定读取通道是否具有从光盘的缺陷部分读取数据。 至少部分地基于与读取通道相关联的增益循环的增益值来调整缺陷阈值。

公开(公告)号：US08671328B2

公开(公告)日：2014-03-11

申请号：US13556466

申请日：2012-07-24

申请人： Mats Oberg ,  Jin Xie

发明人： Mats Oberg ,  Jin Xie

IPC分类号： G11C29/00

CPC分类号： G11B20/1833 ,  G11B20/1866 ,  G11B2020/1846 ,  H03M13/2954

摘要： A decoding system includes a decoder, a first module and a second module. The decoder is configured to receive data read from an optical storage medium and perform a first decoding iteration and a second decoding iteration to decode the data. The first decoding iteration includes generating a resultant matrix. The first module is configured to, based on first decoding statuses of multiple bytes in the resultant matrix, determine second decoding statuses of bytes proximate to failed bytes of a feedback matrix. The feedback matrix is generated based on the resultant matrix. The first module is configured to mark selected ones of the failed bytes as erasures based on the second decoding statuses. The second module is configured to correct one or more of the bytes marked as erasures during the second decoding iteration.

摘要翻译： 解码系统包括解码器，第一模块和第二模块。 解码器被配置为接收从光学存储介质读取的数据，并执行第一解码迭代和第二解码迭代以解码数据。 第一解码迭代包括生成合成矩阵。 第一模块被配置为基于所得到的矩阵中的多个字节的第一解码状态来确定接近反馈矩阵的失败字节的字节的第二解码状态。 基于得到的矩阵生成反馈矩阵。 第一模块被配置为基于第二解码状态将所选出的故障字节标记为擦除。 第二模块被配置为校正在第二解码迭代期间标记为擦除的一个或多个字节。

公开(公告)号：US08660171B1

公开(公告)日：2014-02-25

申请号：US12192877

申请日：2008-08-15

申请人： Mats Oberg ,  Jin Xie ,  Bin Ni

发明人： Mats Oberg ,  Jin Xie ,  Bin Ni

IPC分类号： H04B17/00

CPC分类号： H04L1/205 ,  G01R31/31709 ,  H04B17/364

摘要： A timing jitter measurement circuit for measuring timing jitter in the digital domain may use an interpolator bank to over-sample a signal from a media reader, a zero crossing estimator to estimate a zero crossing moment in the output of the interpolator bank and a time interval analyzer (TIA) to calculate the timing jitter as the deviation of the estimated zero crossing moment from an expected zero crossing moment in a clock signal. The timing jitter measurement circuit may be integrated into digital circuitry since it avoids using analog devices. Consequently, it may simplify the chip design, lower power consumption and save space.

摘要翻译： 用于测量数字域中的定时抖动的定时抖动测量电路可以使用内插器组对来自媒体读取器的信号进行过采样，零交叉估计器估计内插器组的输出中的零交叉时刻和时间间隔 分析器（TIA）来计算定时抖动，作为估计的过零点与时钟信号中的预期过零点的偏差。 定时抖动测量电路可以集成到数字电路中，因为它避免使用模拟设备。 因此，它可以简化芯片设计，降低功耗并节省空间。

公开(公告)号：US08634285B1

公开(公告)日：2014-01-21

申请号：US13603795

申请日：2012-09-05

申请人： Mats Oberg ,  Jin Xie

发明人： Mats Oberg ,  Jin Xie

IPC分类号： G11B7/00

CPC分类号： G11B20/10222 ,  G11B20/10435

摘要： Aspects of the disclosure provide a sync mark detector. The sync mark detector includes a first unit configured to decay over time a value indicating a length of a bit format, a second unit configured to compare the decayed value with a detected length of the bit format to determine a new length, and a third unit configured to detect a sync mark based on the detected length and the new length.

摘要翻译： 本公开的方面提供了同步标记检测器。 同步标记检测器包括被配置为随时间衰减指示位格式的长度的值的第一单元，被配置为将衰减值与所检测的位格式的长度进行比较以确定新长度的第二单元，以及第三单元 被配置为基于检测到的长度和新的长度来检测同步标记。