-
公开(公告)号：US20140256067A1
公开(公告)日：2014-09-11
申请号：US14286433
申请日：2014-05-23
IPC分类号： H01L21/66
CPC分类号： H01L22/12 , G03F7/70633
摘要： The present disclosure provides an integrated circuit structure that includes a semiconductor substrate having a first region and a second region having an area less than about 10 micron×10 micron; a first material layer over the semiconductor substrate and patterned to have a first circuit feature in the first region and a first mark in the second region; and a second material layer over the first material layer and patterned to have a second circuit feature in the first region and a second mark in the second region. The first mark includes first mark features oriented in a first direction, and second mark features oriented in a second direction perpendicular to the first direction. The second mark includes third mark features oriented in the first direction, and fourth mark features oriented in the second direction.
摘要翻译： 本公开提供了一种集成电路结构，其包括具有第一区域的半导体衬底和具有小于约10微米×10微米的面积的第二区域; 半导体衬底上的第一材料层，并被图案化以具有第一区域中的第一电路特征和第二区域中的第一标记; 以及在所述第一材料层之上的第二材料层，并被图案化以具有所述第一区域中的第二电路特征和所述第二区域中的第二标记。 第一标记包括沿第一方向定向的第一标记特征，以及在垂直于第一方向的第二方向上定向的第二标记特征。 第二标记包括沿第一方向定向的第三标记特征，第四标记特征指向第二方向。
-
公开(公告)号：US20130147066A1
公开(公告)日：2013-06-13
申请号：US13314644
申请日：2011-12-08
IPC分类号： H01L23/544 , H01L21/762
CPC分类号： H01L22/12 , G03F7/70633
摘要： The present disclosure provides an integrated circuit structure that includes a semiconductor substrate having a first region and a second region having an area less than about 10 micron×10 micron; a first material layer over the semiconductor substrate and patterned to have a first circuit feature in the first region and a first mark in the second region; and a second material layer over the first material layer and patterned to have a second circuit feature in the first region and a second mark in the second region. The first mark includes first mark features oriented in a first direction, and second mark features oriented in a second direction perpendicular to the first direction. The second mark includes third mark features oriented in the first direction, and fourth mark features oriented in the second direction.
摘要翻译： 本公开提供了一种集成电路结构，其包括具有第一区域的半导体衬底和具有小于约10微米×10微米的面积的第二区域; 半导体衬底上的第一材料层，并被图案化以具有第一区域中的第一电路特征和第二区域中的第一标记; 以及在所述第一材料层之上的第二材料层，并被图案化以具有所述第一区域中的第二电路特征和所述第二区域中的第二标记。 第一标记包括沿第一方向定向的第一标记特征，以及在垂直于第一方向的第二方向上定向的第二标记特征。 第二标记包括沿第一方向定向的第三标记特征，第四标记特征指向第二方向。
-
公开(公告)号：US08133661B2
公开(公告)日：2012-03-13
申请号：US12582959
申请日：2009-10-21
申请人： Hsiao Chih Chang , Dong-Hsu Cheng , Chih-Chiang Tu
发明人： Hsiao Chih Chang , Dong-Hsu Cheng , Chih-Chiang Tu
IPC分类号： G03F7/20
CPC分类号： G03F7/70466 , G03F1/50 , G03F7/70283 , G03F7/70433
摘要： Provided is a photomask that includes a substrate having a first region and a second region, a first pattern disposed in the first region of the substrate, and a second pattern disposed in the second region of the substrate. The first and second patterns are a decomposition of a design pattern to be transferred onto a wafer in a lithography process.
摘要翻译： 提供一种光掩模，其包括具有第一区域和第二区域的基板，设置在基板的第一区域中的第一图案和设置在基板的第二区域中的第二图案。 第一和第二图案是在光刻工艺中转移到晶片上的设计图案的分解。
-
公开(公告)号：US07514184B2
公开(公告)日：2009-04-07
申请号：US11092734
申请日：2005-03-28
申请人： Wei-Yu Su , Dong-Hsu Cheng , Li-Kong Turn
发明人： Wei-Yu Su , Dong-Hsu Cheng , Li-Kong Turn
摘要： A static resistant reticle comprises a substrate and a patterning layer and is covered by an antistatic conductive film of quaternary amine (R4N)+Cl−. A pellicle structure comprising an optically transparent membrane tightly stretched on a frame is also coated by an antistatic electro conductive film of a similar material. The reticle with the pellicle form a shielded structure isolating the reticle from ESD.
摘要翻译： 防静电标线片包括基板和图案化层，并被季胺（R4N）+ Cl-的抗静电导电膜覆盖。 包括在框架上紧密拉伸的光学透明膜的防护薄膜组件也用类似材料的抗静电导电膜涂覆。 具有防护薄膜的掩模版形成将掩模版与ESD隔离的屏蔽结构。
-
公开(公告)号：US07029800B2
公开(公告)日：2006-04-18
申请号：US10273682
申请日：2002-10-18
申请人： Wei-Yu Su , Dong-Hsu Cheng , Li-Kong Turn
发明人： Wei-Yu Su , Dong-Hsu Cheng , Li-Kong Turn
摘要： A static resistant reticle comprises a substrate and a patterning layer and is covered by an antistatic conductive film of quaternary amine (R4N)+Cl−. A pellicle structure comprising an optically transparent membrane tightly stretched on a frame is also coated by an antistatic electro conductive film of a similar material. The reticle with the pellicle form a shielded structure isolating the reticle from ESD.
摘要翻译： 防静电标线片包括基材和图案化层，并被季胺（R 4 N N）的抗静电导电膜覆盖。 >。 包括在框架上紧密拉伸的光学透明膜的防护薄膜组件也用类似材料的抗静电导电膜涂覆。 具有防护薄膜的掩模版形成将掩模版与ESD隔离的屏蔽结构。
-
公开(公告)号：US06948619B2
公开(公告)日：2005-09-27
申请号：US10190272
申请日：2002-07-05
申请人： Wei-Yu Su , Li-Kong Tern , Dong-Hsu Cheng
发明人： Wei-Yu Su , Li-Kong Tern , Dong-Hsu Cheng
IPC分类号： G03F7/20 , H01L21/673 , B65D85/90
CPC分类号： H01L21/67353 , G03F1/66 , G03F7/70741 , H01L21/67359 , H01L21/67383
摘要： A pod for transporting reticles is made with a reticle support that has a Π-shape and is provided with pins, whose arrangement matches the location of chrome-free areas on a reticle base. Due to that, the pins, when supporting the reticle, come into contact with the reticle in chrome-free areas thereof. Thus, scratching the metallic areas and releasing metallic particles is prevented from occurring.
摘要翻译： 用于运送掩模版的荚是用具有Pi形状的标线片支架制成的，并且设置有销，其布置与掩模版基座上的无铬区域的位置相匹配。 由此，当支撑掩模版时，该引脚在其无铬区域中与掩模版接触。 因此，防止了金属区域的刮擦和释放金属颗粒。
-
公开(公告)号：US06247599B1
公开(公告)日：2001-06-19
申请号：US09483219
申请日：2000-01-14
申请人： Dong-Hsu Cheng , Yung Haw Liaw , Deng-Guey Juang
发明人： Dong-Hsu Cheng , Yung Haw Liaw , Deng-Guey Juang
IPC分类号： B65D8500
CPC分类号： G03F1/66 , G03F7/70741 , H05K9/0067 , Y10T428/131
摘要： An electrostatic discharge-free container equipped with a metal shield for holding an insulating article therein is described. In the container, an electrically conductive layer substantially covers a bottom lid made of a non-conductive material so as to sufficiently shield the insulating article from electrostatic discharge damages. The present invention novel ESD-free container may further be provided with a metal knob situated in a top lid of the container, or be provided with a metal enclosure positioned inside the container between the top lid and the insulating article. The metal layer that substantially overlaps the bottom lid may be injection molded as an insert in the bottom lid, or may be coated or plated on the bottom lid. The present invention novel ESD-free container eliminates any electrostatic discharge from occurring on a reticle plate and thus avoiding any potential damages. The present invention ESD-free reticle pod may be easily modified from existing reticle pod and therefore provides a low cost retrofit method for providing ESD-free containers.
摘要翻译： 描述了一种装有金属屏蔽件的无静电放电容器，用于将绝缘物品保持在其中。 在容器中，导电层基本上覆盖由非导电材料制成的底盖，以便充分地屏蔽绝缘制品免受静电放电损坏。 本发明的新型无ESD容器还可以设置有位于容器的顶盖中的金属把手，或者设置有位于容器内部的位于顶盖和绝缘物品之间的金属外壳。 基本上与底盖重叠的金属层可以作为插入件注射模制在底盖中，或者可以被涂覆或镀在底盖上。 本发明的新型无ESD容器消除了在标线板上发生的任何静电放电，从而避免任何潜在的损害。 本发明的防静电标线盒可以从现有的标线盒容易地改进，因此提供了一种用于提供无ESD容器的低成本改进方法。
-
公开(公告)号：US5871889A
公开(公告)日：1999-02-16
申请号：US665326
申请日：1996-06-14
申请人： Jian-Huei Lee , Dong-Hsu Cheng
发明人： Jian-Huei Lee , Dong-Hsu Cheng
CPC分类号： G03F7/70425 , G03F1/50 , G03F7/70466
摘要： A method of photomask reticle design provides for greatly increased tolerance to adjacent exposure field alignment and/or stepper magnification errors, thus eliminating gaps between adjacent exposure fields in the fabrication of semiconductor integrated circuit devices.The resulting insurance of complete exposure of photoresist eliminates the formation of non-exposed unwanted photoresist residues or stringers, which constitute defects in the manufacture of such devices.
摘要翻译： 光掩模掩模版设计的方法提供了对相邻曝光场对准和/或步进放大误差的大大增加的容忍度，从而消除了在半导体集成电路器件的制造中的相邻曝光场之间的间隙。所得到的光致抗蚀剂完全曝光的保护消除了形成 的未曝光的不需要的光致抗蚀剂残留物或桁条，其构成这种装置的制造中的缺陷。
-
公开(公告)号：US08650511B2
公开(公告)日：2014-02-11
申请号：US12770903
申请日：2010-04-30
申请人： Chi-Ta Lu , Peng-Ren Chen , Dong-Hsu Cheng , Chang-Jyh Hsieh
发明人： Chi-Ta Lu , Peng-Ren Chen , Dong-Hsu Cheng , Chang-Jyh Hsieh
IPC分类号： G06F17/50
摘要： The present disclosure provides for many different embodiments. A mask fabrication method and system is provided. The method and system identify critical areas of an integrated circuit (IC) design layout that has undergone optical proximity correction. The critical areas are areas of the OPCed IC design layout that are at risk for hot spots. A lithography process check is then performed on the critical areas of the OPCed IC design layout.
摘要翻译： 本公开提供了许多不同的实施例。 提供了一种掩模制造方法和系统。 该方法和系统确定已经经历光学邻近校正的集成电路（IC）设计布局的关键区域。 关键领域是受控IC设计布局的热点地区。 然后对OPCed IC设计布局的关键区域进行光刻工艺检查。
-
公开(公告)号：US20130042210A1
公开(公告)日：2013-02-14
申请号：US13207691
申请日：2011-08-11
申请人： Chi-Ta Lu , Jia-Guei Jou , Peng-Ren Chen , Dong-Hsu Cheng
发明人： Chi-Ta Lu , Jia-Guei Jou , Peng-Ren Chen , Dong-Hsu Cheng
IPC分类号： G06F17/50
CPC分类号： G03F1/70 , G03F7/70441 , G06F17/5081
摘要： The present disclosure provides for methods of reducing cycle time in data preparation. In one embodiment, a method includes receiving an initial integrated circuit (IC) design layout and an optical proximity correction (OPC)-processed initial IC design layout, and receiving a revised IC design layout. The method further includes comparing the revised IC design layout to the initial IC design layout to identify a difference region of the revised IC design layout from the initial IC design layout, performing an OPC on the difference region of the revised IC design layout, and merging the OPC-processed difference region of the revised IC design layout with the OPC-processed initial IC design layout.
摘要翻译： 本公开提供了减少数据准备中的周期时间的方法。 在一个实施例中，一种方法包括接收初始集成电路（IC）设计布局和光学邻近校正（OPC）处理的初始IC设计布局，以及接收修订的IC设计布局。 该方法还包括将修订的IC设计布局与初始IC设计布局进行比较，以从初始IC设计布局识别修订的IC设计布局的差异区域，在修订的IC设计布局的差异区域上执行OPC，并且合并 OPC处理差分区域的修订后的IC设计布局与OPC处理的初始IC设计布局。
-
-
-
-
-
-
-
-
-
搜索结果
23 条记录 (耗时 0.023 秒)
