知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

57 条记录 (耗时 0.038 秒)

    Systems and Methods for Hard Decision Assisted Decoding
    31.
    发明申请
    Systems and Methods for Hard Decision Assisted Decoding 有权
    硬判决辅助解码的系统和方法

    公开(公告)号：US20100275096A1

    公开(公告)日：2010-10-28

    申请号：US12430927

    申请日：2009-04-28

    申请人： Hao Zhong ,  Shaohua Yang ,  Weijun Tan ,  Changyou Xu ,  Yuan Xing Lee

    发明人： Hao Zhong ,  Shaohua Yang ,  Weijun Tan ,  Changyou Xu ,  Yuan Xing Lee

    IPC分类号： H03M13/00 ,  G06F11/00

    CPC分类号： H03M13/1111 ,  H03M13/1108 ,  H03M13/1128 ,  H03M13/3715 ,  H03M13/6331

    摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a data processing system is disclosed that includes a processing loop circuit having a data detector and a soft decision decoder. The data detector provides a detected output, and the soft decision decoder applies a soft decoding algorithm to a derivative of the detected output to yield a soft decision output and a first hard decision output. The systems further include a queuing buffer and a hard decision decoder. The queuing buffer is operable to store the soft decision output, and the hard decision decoder accesses the soft decision output and applies a hard decoding algorithm to yield a second hard decision output. The data detector is operable to perform a data detection on a derivative of the soft decision output if the soft decision decoder and the hard decision decoder fail to converge

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了一种包括具有数据检测器和软判决解码器的处理环路电路的数据处理系统。 数据检测器提供检测输出，软判决解码器将软解码算法应用于检测输出的导数，以产生软决策输出和第一硬决策输出。 该系统还包括排队缓冲器和硬判决解码器。 排队缓冲器可操作以存储软判决输出，并且硬判决解码器访问软决策输出并应用硬解码算法以产生第二硬决策输出。 如果软判决解码器和硬判决解码器不能收敛，则数据检测器可操作以对软决策输出的导数执行数据检测

    ADJUSTING SOFT-OUTPUT VALUES IN TURBO EQUALIZATION SCHEMES TO BREAK TRAPPING SETS
    32.
    发明申请
    ADJUSTING SOFT-OUTPUT VALUES IN TURBO EQUALIZATION SCHEMES TO BREAK TRAPPING SETS 有权
    在涡轮均衡方案中调整软输出值以打破陷阱

    公开(公告)号：US20100042906A1

    公开(公告)日：2010-02-18

    申请号：US12540078

    申请日：2009-08-12

    申请人： Kiran Gunnam ,  Shaohua Yang ,  Changyou Xu

    发明人： Kiran Gunnam ,  Shaohua Yang ,  Changyou Xu

    IPC分类号： H03M13/45 ,  H03M13/05

    CPC分类号： H03M13/1111 ,  H03M13/09 ,  H03M13/1142 ,  H03M13/3707 ,  H03M13/3738 ,  H03M13/3753 ,  H03M13/451

    摘要： In one embodiment, a turbo equalizer has an LDPC decoder, a channel detector, and one or more adjustment blocks for recovering an LDPC codeword from a set of input samples. The decoder attempts to recover the codeword from an initial set of channel soft-output values and generates a set of extrinsic soft-output values, each corresponding to a bit of the codeword. If the decoder converges on a trapping set, then the channel detector performs detection on the set of input samples to generate a set of updated channel soft-output values, using the extrinsic soft-output values to improve the detection. The one or more adjustment blocks adjust at least one of (i) the extrinsic soft-output values before the channel detection and (ii) the updated channel soft-output values. Subsequent decoding is then performed on the updated and possibly-adjusted channel soft-output values to attempt to recover the codeword.

    摘要翻译： 在一个实施例中，turbo均衡器具有LDPC解码器，信道检测器和用于从一组输入采样中恢复LDPC码字的一个或多个调整块。 解码器尝试从初始的信道软输出值集合中恢复码字，并产生一组非本征软输出值，每个对应于码字的位。 如果解码器收敛于捕获集合，则信道检测器对输入样本集执行检测，以使用外部软输出值来生成一组更新的信道软输出值，以改善检测。 一个或多个调整块调整（i）信道检测之前的非本征软输出值和（ii）更新的信道软输出值中的至少一个。 然后对更新的和可能调整的信道软输出值执行随后的解码，以尝试恢复码字。

    Programmable quasi-cyclic low-density parity check (QC LDPC) encoder for read channel
    36.
    发明授权
    Programmable quasi-cyclic low-density parity check (QC LDPC) encoder for read channel 有权
    用于读通道的可编程准循环低密度奇偶校验（QC LDPC）编码器

    公开(公告)号：US08281214B2

    公开(公告)日：2012-10-02

    申请号：US12288221

    申请日：2008-10-17

    申请人： Shaohua Yang ,  Changyou Xu ,  Richard Rauschmayer ,  Hao Zhong ,  Weijun Tan

    发明人： Shaohua Yang ,  Changyou Xu ,  Richard Rauschmayer ,  Hao Zhong ,  Weijun Tan

    IPC分类号： H03M13/00

    CPC分类号： H03M13/05 ,  G06F11/1008 ,  H03M13/116 ,  H03M13/2792

    摘要： The present invention is a programmable QC LDPC encoder for encoding user data. The encoder may be configurable for implementation with a read channel. The encoder may include a plurality of barrel shifter circuits. The barrel shifter circuits are configured for generating a plurality of parity bits based on interleaved user bits received by the encoder. The barrel shifter circuits are further configured for outputting the parity bits. The encoder may further include an encoder interleaver memory. The encoder interleaver memory may be communicatively coupled with the barrel shifter circuits and may receive the parity bits output from the barrel shifter circuits. The encoder interleaver may be configured for interleaving the parity bits. Further, the encoder may be configured for outputting the interleaved parity bits to a multiplexer. The barrel shifter circuits may generate the plurality of parity bits via an encoding algorithm: p=u*GT.

    摘要翻译： 本发明是用于编码用户数据的可编程QC LDPC编码器。 编码器可以被配置为用读通道实现。 编码器可以包括多个桶形移位器电路。 桶形移位器电路被配置为基于由编码器接收的交织的用户比特生成多个奇偶校验位。 桶形移位器电路还被配置为输出奇偶校验位。 编码器还可以包括编码器交织器存储器。 编码器交织器存储器可以与桶形移位器电路通信耦合，并且可以接收从桶形移位器电路输出的奇偶校验位。 编码器交织器可以被配置为交织奇偶校验位。 此外，编码器可以被配置为将交错的奇偶校验位输出到多路复用器。 桶形移位器电路可以通过编码算法生成多个奇偶校验位：p = u * GT。

    ERROR-CORRECTION DECODER EMPLOYING EXTRINSIC MESSAGE AVERAGING
    38.
    发明申请
    ERROR-CORRECTION DECODER EMPLOYING EXTRINSIC MESSAGE AVERAGING 有权
    错误修正解码器使用超级消息平均

    公开(公告)号：US20110264979A1

    公开(公告)日：2011-10-27

    申请号：US12766038

    申请日：2010-04-23

    申请人： Kiran Gunnam ,  Shaohua Yang ,  Changyou Xu

    发明人： Kiran Gunnam ,  Shaohua Yang ,  Changyou Xu

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/116 ,  H03M13/09 ,  H03M13/1128 ,  H03M13/1137 ,  H03M13/114 ,  H03M13/1142 ,  H03M13/2906 ,  H03M13/6306

    摘要： In one embodiment, an LDPC decoder has a controller and an extrinsic log-likelihood (LLR) value generator. The extrinsic LLR value generator is selectively configurable to operate in either (i) a non-averaging mode that updates extrinsic LLR values without averaging or (ii) an averaging mode that updates extrinsic LLR values using averaging. Initially, the extrinsic LLR value generator is configured to generate non-averaged extrinsic LLR values, and the decoder attempts to recover an LDPC-encoded codeword using the non-averaged extrinsic LLR values. If the decoder is unable to recover the correct codeword, then (i) the controller selects the averaging mode, (ii) the extrinsic LLR value generator is configured to generate average extrinsic LLR values, and (iii) the decoder attempts to recover the correct codeword using the average extrinsic LLR values. Averaging the extrinsic LLR values may slow down the propagation of erroneous messages that lead the decoder to convergence on trapping sets.

    摘要翻译： 在一个实施例中，LDPC解码器具有控制器和外在对数似然（LLR）值发生器。 外部LLR值发生器可选择性地配置为以下操作：（i）不平均更新外在LLR值的非平均模式，或（ii）使用平均更新外在LLR值的平均模式。 最初，外部LLR值发生器被配置为产生非平均的外在LLR值，并且解码器尝试使用非平均的外在LLR值来恢复LDPC编码码字。 如果解码器不能恢复正确的码字，则（i）控制器选择平均模式，（ii）外部LLR值发生器被配置为产生平均外在LLR值，以及（iii）解码器尝试恢复正确的码字 码字使用平均外在LLR值。 平衡外部LLR值可能会减慢导致解码器收敛的错误消息的传播。

    Systems and Methods for Updating Detector Parameters in a Data Processing Circuit
    39.
    发明申请
    Systems and Methods for Updating Detector Parameters in a Data Processing Circuit 有权
    用于更新数据处理电路中检测器参数的系统和方法

    公开(公告)号：US20110167227A1

    公开(公告)日：2011-07-07

    申请号：US12651956

    申请日：2010-01-04

    申请人： Shaohua Yang ,  Jonseung Park ,  Changyou Xu ,  Madhusudan Kalluri ,  Yuan Xing Lee ,  Kapil Gaba

    发明人： Shaohua Yang ,  Jonseung Park ,  Changyou Xu ,  Madhusudan Kalluri ,  Yuan Xing Lee ,  Kapil Gaba

    IPC分类号： G06F12/00 ,  G06F11/28

    CPC分类号： H03M13/1111 ,  G11B2220/2516 ,  H03M13/3723

    摘要： Various embodiments of the present invention provide systems and methods for updating detector parameters in a data processing circuit. For example, a data processing circuit is disclosed that includes a first detector circuit, a second detector circuit, and a calibration circuit. The first detector circuit is operable to receive a first data set and to apply a data detection algorithm to the first data set, and the second detector circuit is operable to receive a second data set and to apply the data detection algorithm to the second data set. The calibration circuit is operable to calculate a data detection parameter based upon a third data set. The data detection parameter is used by the first detector circuit in applying the data detection algorithm to the first data set during a period that the data detection parameter is used by the second detector circuit in applying the data detection algorithm to the second data set.

    摘要翻译： 本发明的各种实施例提供用于在数据处理电路中更新检测器参数的系统和方法。 例如，公开了一种包括第一检测器电路，第二检测器电路和校准电路的数据处理电路。 第一检测器电路可操作以接收第一数据集并将数据检测算法应用于第一数据集，并且第二检测器电路可操作以接收第二数据集并将数据检测算法应用于第二数据集 。 校准电路可操作以基于第三数据集计算数据检测参数。 数据检测参数由第一检测器电路在将数据检测算法应用于第二数据集时由第二检测器电路使用的时段期间将数据检测算法应用于第一数据集使用。