-
公开(公告)号:CN118966127A
公开(公告)日:2024-11-15
申请号:CN202410980102.8
申请日:2024-07-22
申请人: 浙江大学
IPC分类号: G06F30/39 , G06N3/0455 , G06N3/0464 , G06F18/2431 , G06F18/214 , G06F123/02
摘要: 本发明公开了一种基于非自回归Transformer的4电平脉冲幅度调制高速发送器建模方法。该方法通过建立一个编码器‑解码器架构的深度学习模型,来预测4电平脉冲幅度调制发送器的行为。编码器通过处理无序的非序列输入,包括输入信号参数及链路参数,生成上下文向量传入解码器中。解码器结合编码器生成的上下文向量和发送器输出信号序列,对序列中每个点逐个生成类别概率分布。通过随机掩码策略对模型进行训练,使用非自回归解码与滤波的方式进行推理,模型能够并行预测输出序列,并进行一次滤波过程以预测输出信号。与传统仿真方法相比,本发明实现了显著的加速效果,在处理多链路系统时尤为明显。
-
公开(公告)号:CN118886380A
公开(公告)日:2024-11-01
申请号:CN202410914697.7
申请日:2024-07-09
申请人: 重庆惠程未来智能电气有限公司
摘要: 本发明涉及充电技术领域,具体涉及通过物理建模应用于电单车的电流采样校正系统及方法,包括:基于所有电动自行车充电桩的充电电路获取通用物理模型,得到电路模型库;提取目标充电PCB电路板拓扑,并在电路模型库中进行匹配,得到PCB物理模型;基于PCB物理等效模型获取充电回路的等效电阻参数;分析PCB物理模型充电时的电流通路,设计干扰电流补偿算法模型,得到通用计量参数;通过电能计量芯片获取PCB电路板在充电时的充电数据,所述充电数据包括充电电压、电流和电能;对充电数据进行等效电阻参数校正和通用计量参数校正。从而对于相同PCB拓扑结构的控制板本模型具有通用性;保证收费合理及公正。
-
公开(公告)号:CN118862796A
公开(公告)日:2024-10-29
申请号:CN202410837616.8
申请日:2024-06-26
申请人: 浙江大学
摘要: 本发明公开了一种电动汽车多合一驱动模块共模干扰的建模及抑制方法,根据电动汽车多合一驱动模块传导电磁干扰耦合路径上不同元器件特性,采用特定的建模方法分别建立其宽频共模等效电路模型,在此基础上根据传导电磁干扰机理建立完整的电动汽车多合一驱动模块共模干扰仿真电路模型,依靠等效电路模型分析共模谐振回路和机理,并提出了基于电磁兼容量化设计的抑制方法。本发明能够加速传导电磁干扰仿真分析速度,从而快速评估电动汽车多合一驱动模块传导电磁干扰水平,通过仿真分析不同电路参数下系统传导电磁干扰水平的变化规律,为电动汽车多合一驱动模块电磁兼容正向设计提供依据。
-
公开(公告)号:CN118821702A
公开(公告)日:2024-10-22
申请号:CN202411310972.0
申请日:2024-09-18
申请人: 全芯智造技术有限公司
IPC分类号: G06F30/39
摘要: 根据本公开的示例实施例提供了用于互连线评估的方法、设备和存储介质。该方法包括:获取与目标芯片的电路结构对应的互连线网络,互连线网络包括多个节点和连接多个节点的多个互连线;以及基于多个节点各自的触发条件,对互连线网络进行一次或多次迭代操作,直至多个节点各自的第一电压值满足预定条件,以获得经迭代操作的互连线网络中多个互连线各自的第一互连线寿命。以此方式,可以提高芯片寿命预测的准确性、可靠性和效率。
-
公开(公告)号:CN112836460B
公开(公告)日:2024-10-15
申请号:CN202110004244.7
申请日:2021-01-04
申请人: 东山精密新加坡有限公司
发明人: 肖桂烜
IPC分类号: G06F30/39 , G06F115/12
摘要: 本发明公开了PCB工程设计规格控制系统及其方法,该系统包括:字段标准化模块,用于分别对PCB制造接收标准规范文本及客户定制性能规范文本进行解析,提取制造数据特征,建立第一标准化数据字段及第二标准化数据字段,以及,根据工厂PCB规格生产能力得到第三标准化数据字段;规格分类管理模块,用于根据PCB制造规范流程得到若干规格项目,通过规格项目对标准化数据字段进行管理;工艺清单生成模块,用于解析PCB制造项目的订单要求,获取第一定制规则,基于规格分类,通过规格交叉控制阀,选定相应的属性字段,生成PCB工艺清单。本发明能快速准确应用PCB板的正确规格,辅助完成主要的工程设计,操作简单,应用通用性强。
-
公开(公告)号:CN112560388B
公开(公告)日:2024-10-08
申请号:CN202011544169.5
申请日:2020-12-23
申请人: 北京芯大通科技有限公司
IPC分类号: G06F30/394 , G06F30/392 , G06F30/39
摘要: 本发明公开了一种版图设计中的对称布局布线方法,以输入标识电路元器件和元器件之间连接关系的网表数据、标识元器件物理属性和电气属性的器件库数据以及标识版图大小、金属层数、电源条带、轨道在内的版图信息为基础,根据标识电路元器件之间对称关系和导线之间对称关系的对称约束文件,自动完成对称布局、对称布线,减轻人工劳动,大大提高了设计效率。当人工干预布线过程或者结果时,本方案能够根据人工操作对电路的改变,自动保持电路的对称性。
-
公开(公告)号:CN118734775A
公开(公告)日:2024-10-01
申请号:CN202410779129.0
申请日:2024-06-17
申请人: 合肥国轩高科动力能源有限公司
IPC分类号: G06F30/39
摘要: 本发明提出一种基于CATIA的储能电池舱线束设计方法,确定接线原理和线束类型步骤:确定走线路径步骤:确定线束装配方式步骤:根据所述走线路径和实舱装配确定线束装配方式;确定线槽和线扣位置步骤:根据所述线束装配方式确定线槽和线扣的位置;线束绘制步骤:根据所述走线路径、所述线槽的位置和线扣的位置,利用CATIA进行线束绘制;输出结果步骤:将绘制好的线束输出线束图纸和BOM表。本发明的基于CATIA的储能电池舱线束设计方法,不仅可以将电池舱线束连接更加直观展示出来,还可以更加精确得计算线束长度,避免线束制作误差过大,达到节约成本的目的,同时还能根据线束方案变化不断进行调整和完善,具有相当大的便利性。
-
公开(公告)号:CN115017856B
公开(公告)日:2024-10-01
申请号:CN202210580950.0
申请日:2022-05-26
申请人: 云南电网有限责任公司玉溪供电局
发明人: 朱钱鑫 , 蔡武惠 , 王前进 , 张毅 , 张丙珍 , 杨金海 , 乔东 , 张富 , 杨凌霄 , 金鑫 , 毕泽民 , 朱圆爱 , 张立忠 , 龚小胜 , 杨海杰 , 朱光宏 , 段稳朝 , 王红平 , 马禧 , 王耀平
IPC分类号: G06F30/392 , G06F30/39 , G06F9/451
摘要: 本发明涉及雷击输电线路电磁暂态过程分析技术领域,具体地说,涉及一种电路仿真软件中避雷器元件的自动添加方法。包括:在电磁暂态仿真软件的界面画布中,设置元件及电气连接关系的结构参数;在电磁暂态仿真软件中,设定满足需求的必要条件参数,包括避雷器元件图标尺寸和绝缘子元件唯一标识;在电磁暂态仿真软件中设计并装载用于自动添加避雷器元件的执行程序;运行上述的执行程序,在画布中为用户指定的绝缘子元件自动添加避雷器元件。本发明设计对避雷器和绝缘子元件相对尺寸进行设计,可以实现输电线路电磁暂态仿真电路中避雷器的自动添加功能,使得用户在进行防雷改造分析时无需自己添加和配置避雷器元件,极大提升了防雷分析的效率。
-
公开(公告)号:CN118657105A
公开(公告)日:2024-09-17
申请号:CN202411103958.3
申请日:2024-08-13
申请人: 湖南大学
IPC分类号: G06F30/367 , G06F30/39 , G06F119/08
摘要: 本发明公开了一种IGBT芯片多元胞电热耦合仿真方法及系统,以单元胞电热耦合模型原理为基础,通过将IGBT芯片进行详细分区,基于IGBT结构在电热耦合下的特殊性对IGBT芯片逐层进行分区,通过将多种分区复合并应用于电热耦合模型得到大规模IGBT芯片电热耦合模型,通过多元胞电热耦合模型实现了在外部电压电流连续变化情况下对IGBT芯片实现电热耦合仿真,相较于有限元方法,本发明可以更快得到大面积芯片表面温度随时间变化的详细分布以及芯片内部电流随时间的变化的详细情况,准确仿真芯片电热耦合特性。
-
公开(公告)号:CN118607450A
公开(公告)日:2024-09-06
申请号:CN202410745414.0
申请日:2024-06-11
申请人: 飞腾信息技术有限公司
IPC分类号: G06F30/39 , G06F30/392 , G06F30/398
摘要: 本申请提供了一种冗余金属填充优化处理方法、装置、设备及存储介质,其中,该方法包括:根据时序违例报告确定芯片上存在违例的互连线集合,并根据互连线集合在芯片上添加禁止填充区域并添加冗余金属,根据芯片的设计规则检查结果,确定至少一个待处理区域,根据待处理区域的位置信息以及各禁止填充区域的位置信息,对至少一个禁止填充区域进行裁剪,并对裁剪后的芯片重新进行设计规则检查,迭代执行,直至裁剪后的芯片满足预设的设计规则。通过对不满足设计规则检查要求的禁止填充区域进行裁剪,可以消除或降低关键路径互连线周围冗余金属带来的寄生电容的影响,满足冗余金属填充的设计规则检查要求,并且避免增加芯片设计迭代周期。
-
-
-
-
-
-
-
-
-