公开(公告)号：CN114881218B

公开(公告)日：2025-04-18

申请号：CN202210427530.9

申请日：2022-04-22

Applicant: 浙江大学

Inventor： 尹勋钊 ,  叶文文 ,  卓成

IPC: G06N3/065 ,  G06N3/0495 ,  G06N3/082 ,  G06N3/084

Abstract: 本发明公开了一种基于忆阻器老化感知的神经网络重训练和梯度稀疏方法，涉及延长忆阻器工作寿命和提高交叉阵列推理正确率的设计。对于交叉阵列老化后硬件在线推理正确率降低的问题，通过利用已知的忆阻器老化信息，计算得到当前老化情况下的可编程权重的最值，依此对神经网络模型进行重训练，从而提高当前硬件在线推理的正确率；重训练过程中，将超出可编程权重最值的网络权重进行自动截断；对于忆阻器寿命有限的问题，利用神经网络导数的稀疏性，在硬件调整过程中，将绝对值小的导数抛弃，从而保证小导数所对应的忆阻器不被施加电压，阻止忆阻器的老化过程，延长其使用寿命。

公开(公告)号：CN114239806B

公开(公告)日：2025-04-04

申请号：CN202111547712.1

申请日：2021-12-16

Applicant: 浙江大学

Inventor： 卓成 ,  张力

IPC: G06N3/0464 ,  G06N3/063 ,  G06F15/78

Abstract: 本发明公开了一种RISC‑V架构的多核神经网络处理器芯片，包括主控模组和并行计算集群。主控模组的核心为RISC‑V 64GC指令集处理器，负责运行操作系统、提供外围接口控制和电源管理。并行计算集群包括4个RISC‑V 32IMFC指令集处理器和一个卷积加速引擎，RISC‑V 32IMFC指令集处理器负责运行大规模并行向量计算，卷积加速引擎为自定义架构的运算单元矩阵，为卷积神经网络算法提供加速。本发明具有高运算能力，低功耗、高并行度的特点，能在合理的芯片面积内，实现功能较为复杂、网络规模较大且连接较为灵活的神经网络算法。

公开(公告)号：CN119294448A

公开(公告)日：2025-01-10

申请号：CN202411303537.5

申请日：2024-09-19

Applicant: 浙江大学

Inventor： 孙奇 ,  卓成 ,  陈律丞 ,  温晨怡

IPC: G06N3/0495 ,  G06N3/063 ,  G06N5/04 ,  G06F17/16

Abstract: 本发明公开一种基于二值量化的大语言模型加速系统及方法，包括提取和量化单元、分组打包和拼接单元、运算实现单元、反量化和输出单元，具体步骤为：提取模型中需要进行矩阵/向量乘法运算的参数，对模型矩阵/向量乘法运算的参数进行二值量化处理；采用分组打包算法，将成组二进制量化后参数依照计算矩阵/向量乘法时的次序，按位拼接为单个整型数据；执行与原模型推理时等价且硬件友好的矩阵/向量乘法运算；将结果通过反量化算法转回浮点数据类型，获得大语言模型在矩阵/向量乘法运算中的最终计算结果，并传入后续网络层，完成针对大语言模型中矩阵/向量乘法运算的计算加速。本发明在保证精度的同时，实现了大语言模型推理时速度的提升。

公开(公告)号：CN118629673A

公开(公告)日：2024-09-10

申请号：CN202410142635.9

申请日：2024-02-01

Applicant: 浙江大学滨江研究院

Inventor： 张宏 ,  付钰 ,  刘昀博 ,  张喆 ,  薛乐 ,  卓成

IPC: G16H70/60 ,  G06T7/00 ,  G06N3/0442 ,  A61B5/00 ,  A61B5/055

Abstract: 本发明公开了解析性别相关的人脑非线性因果老化机制的分析系统，包括：步骤1、使用Leipzig Study for Mind‑Body‑Emotion Interactions(LEMON)公共数据库采集的静息态功能性磁共振成像(rs‑fMRI)数据作为分析样本；步骤2、使用Data Processing&Analysis for Brain Imaging(DPABI)软件对rs‑fMRI进行预处理；步骤3、使用分量级长短时记忆网络(cLSTM)为每个脑区域构建基于NGC的功能连接(FC)矩阵；步骤4、在脑区域尺度和子网络尺度上定义了因果影响流。步骤5、应用错误发现率(FDR)校正来控制多重比较下的误差，设置配对比较的阈值，通常要求p值小于0.05。使用置换检验或t检验来进行组间分析，并在不同脑网络尺度上比较组间NGC相互作用的差异性。

公开(公告)号：CN117744544A

公开(公告)日：2024-03-22

申请号：CN202311624497.X

申请日：2023-11-30

Applicant: 浙江大学

Inventor： 杜皓楠 ,  温晨怡 ,  陈正锐 ,  孙奇 ,  卓成

IPC: G06F30/32 ,  G06F7/52

Abstract: 本发明公开了一种基于分段近似的多级精度可调浮点近似除法器设计方法，涉及将除法计算近似为倒数运算，通过利用2的幂次对1/y函数进行分段近似，能够将除法替换为更节省资源的移位和加法运算；本发明结合了浮点运算和近似计算的优点，在确保性能被满足的情况下，实现了相比精确除法器电路更少的面积开销、更高的时钟频率和更低的能耗；与现有的先进近似除法器设计相比较，在精度和资源消耗上都具有优势。同时引入运行时可配置的多级硬件结构设计，对各种使用场景具有良好的适应性。

公开(公告)号：CN117391004A

公开(公告)日：2024-01-12

申请号：CN202311247242.6

申请日：2023-09-26

Applicant: 浙江大学

Inventor： 卓成 ,  董晓

IPC: G06F30/33 ,  G06F119/10 ,  G06F115/10 ,  G06F113/18

Abstract: 本发明公开一种面向高速芯粒串行通道的信号与电源完整性协同分析方法，通过构建发送端等效电路，基于神经网络的发送端模型以建模发送端的非线性特性，提取传播媒介及接收端的S参数并将其转换为冲激响应，提出基于脉冲响应叠加的信号与电源完整性协同分析得到信号与电源完整性分析结果。本发明基于神经网络的发送端模型能够准确地建模发送端在不同输入和输出负载下的非线性行为；传播媒介及接收端模型有效地从S参数中提取出了通道的插入损耗和远端串扰的系统冲激响应，准确建模了高密度通道中复杂的串扰效应；信号与电源完整性协同分析框架基于脉冲响应叠加的方式进一步提高了分析的速度，能够有效地提高电路设计过程中仿真验证的效率。

公开(公告)号：CN117200706A

公开(公告)日：2023-12-08

申请号：CN202311065259.X

申请日：2023-08-23

Applicant: 浙江大学

Inventor： 尹勋钊 ,  徐皓天 ,  卓成

IPC: H03B19/14 ,  H03K19/20

Abstract: 本发明公开了基于FeFET的可重构倍频器，包括若干FeFET结构，所述FeFET结构为4nFeFET结构或4pFeFET结构或2nFeFET‑2pFeFET结构中的一种，4nFeFET结构包括两个相互串联的nFeFET单元；4pFeFET结构包括两个相互并联的pFeFET单元；2nFeFET‑2pFeFET结构包括模型一和模型二，模型一包括两个相互串联的第一互补型FeFET单元；模型二包括两个相互并联的第二互补型FeFET单元。本发明提出的三种结构的可重构倍频器的结构，电路面积大幅简化，最少只需要四个晶体管即可实现可重构的多种倍频效果，同时因为电路结构简单，能耗也大幅降低，充分利用FeFET可编程特性，实现可重构功能。

公开(公告)号：CN116644313A

公开(公告)日：2023-08-25

申请号：CN202310520022.X

申请日：2023-05-10

Applicant: 浙江大学滨江研究院

Inventor： 付钰 ,  刘昀博 ,  薛乐 ,  卓成 ,  张宏

IPC: G06F18/214 ,  A61B5/00 ,  A61B5/055 ,  G06F18/22 ,  G06N3/0464 ,  G06N3/08

Abstract: 本发明公开了一种基于全卷积网络的轻量级脑龄评估模型构建方法，包括如下步骤：步骤一，收集健康被试者的sMRI数据和对应的年龄信息，构成训练集、测试集和验证集；步骤二，构建用于执行人脑年龄评估的SFCNeXt神经网络，包括SPEC模块和HRL模块；步骤三，使用训练集对SFCNeXt神经网络进行训练，获得用于评估人脑年龄的脑年龄评估模型；步骤四，对SFCNeXt的参数进行评估，并与其他轻量级SOTA模型的比较，比较完成后进行SFCNeXt的消融实验，以验证该模型的有效性和稳定性，之后完成评估模型的构建。本发明的基于全卷积网络的轻量级脑龄评估框架构建方法，首先，评估了SFCNeXt参数的不同组合形式，并论证了SFCNeXt的参数集合形式。其次，将SFCNeXt与现有的轻量级SOTA模型进行了比较。

公开(公告)号：CN114239806A

公开(公告)日：2022-03-25

申请号：CN202111547712.1

申请日：2021-12-16

Applicant: 浙江大学

Inventor： 卓成 ,  张力

IPC: G06N3/04 ,  G06N3/063 ,  G06F15/78

Abstract: 本发明公开了一种RISC‑V架构的多核神经网络处理器芯片，包括主控模组和并行计算集群。主控模组的核心为RISC‑V 64GC指令集处理器，负责运行操作系统、提供外围接口控制和电源管理。并行计算集群包括4个RISC‑V 32IMFC指令集处理器和一个卷积加速引擎，RISC‑V 32IMFC指令集处理器负责运行大规模并行向量计算，卷积加速引擎为自定义架构的运算单元矩阵，为卷积神经网络算法提供加速。本发明具有高运算能力，低功耗、高并行度的特点，能在合理的芯片面积内，实现功能较为复杂、网络规模较大且连接较为灵活的神经网络算法。

公开(公告)号：CN113468837A

公开(公告)日：2021-10-01

申请号：CN202110505684.0

申请日：2021-05-10

Applicant: 浙江大学

Inventor： 卓成 ,  刘晟昊 ,  温晨怡

IPC: G06F30/33

Abstract: 本发明公开了一种芯片供电网络凸快电流的估算方法及系统，包括：从设计交换格式文件提取Bump和电流源位置并进行筛选和分组；生成以散射参数矩阵表达的芯片等效功耗模型；将散射参数矩阵转换为阻抗参数矩阵；利用端口条件转换模块求得静态条件下的转移矩阵，并根据转移参数和所确定阈值获得有效半径；通过零极点拟合方式完成转移矩阵的时频域转换，结果与输入信号一起进行Laplace反变换计算Bump端的时域电流信号。本发明通过提取电流源作用的有效半径，大幅减少了电流的计算量，从而能够快速计算出Bump电流分布，对电路在工程变更顺序(ECO)阶段的查看每次变换结果具有重要意义。