知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

43 条记录 (耗时 0.014 秒)

    输出装置
    2.
    发明授权
    输出装置 有权

    公开(公告)号：CN103297027B

    公开(公告)日：2017-03-01

    申请号：CN201310063268.5

    申请日：2013-02-28

    申请人： 株式会社巨晶片

    发明人： 山口正人

    IPC分类号： H03K19/003

    CPC分类号： H03M1/747 ,  G09G3/20 ,  G09G3/3648 ,  G09G3/3688 ,  G09G5/393 ,  G09G2330/021 ,  H03K3/00 ,  H03K19/00315 ,  H03K19/00361 ,  H03K19/018521 ,  H03M1/0614 ,  H03M1/66

    摘要： 本发明公开了一种输出装置。该输出装置接收数据信号，与时钟信号同步地输出与数据信号对应的输出信号，并且包括驱动单元，该驱动单元被配置为驱动输出输出信号的输出缓冲器。该驱动单元包括使用同一电源运行的信号切换单元以及第一和第二驱动电路。该信号切换单元根据数据信号的电平将时钟信号输入到第一和第二驱动电路中的一个，并且，第一和第二驱动电路中的一个向输出缓冲器输出驱动信号，其电平根据时钟信号的电平的改变而变化。

    缓冲电路以及缓冲电路的驱动方法
    3.
    发明公开
    缓冲电路以及缓冲电路的驱动方法 无效

    公开(公告)号：CN103460602A

    公开(公告)日：2013-12-18

    申请号：CN201280001966.6

    申请日：2012-04-10

    申请人： 松下电器产业株式会社

    发明人： 柘植仁志 ,  松井雅史

    IPC分类号： H03K19/0175

    CPC分类号： H03K3/00 ,  G11C19/184 ,  G11C19/28

    摘要： 本发明提供一种缓冲电路（20）的驱动方法，所述缓冲电路（20）具有：输出端子（26）；第1晶体管（21），其连接于包含第1电压以及比第1电压低的第2电压的时钟信号的信号源（23），用于将第1电压供给到输出端子（26）；和第2晶体管（22），其连接于供给比第1电压低的第3电压的电压源（27），用于将第3电压供给到输出端子（26），所述驱动方法中，在时钟信号为所述第1电压的期间（C），使第1晶体管导通，在继第1电压的期间（C）之后的时钟信号为第2电压的期间，使第1晶体管（21）以及第2晶体管（22）导通。

    CR振荡电路及电子装置
    4.
    发明公开
    CR振荡电路及电子装置 无效

    公开(公告)号：CN1947335A

    公开(公告)日：2007-04-11

    申请号：CN200580012254.4

    申请日：2005-11-15

    申请人： 罗姆股份有限公司

    发明人： 中嶋崇顺

    IPC分类号： H03K3/354 ,  H03B5/20

    CPC分类号： H03K3/0315 ,  H03K3/00 ,  H03K3/03 ,  H03K17/00

    摘要： 希望拓宽振荡频率的调整部件的选择余地。在CR振荡电路(100)中，并联设置第一振荡用电容器(C1)以及第二振荡用电容器(C2)，可选择CR振荡电路(100)整体的电容值，串联设置至少包含一个作为可变电阻的例如第五微调电阻(116e)的多个电阻，通过调整第五微调电阻(116e)的电阻值，可以选择本CR振荡电路(100)整体的电阻值，在可作为CR振荡电路(100)整体的电容值选择的最小值CMIN和最大值CMAX以及可作为CR振荡电路(100)整体的电阻值选择的最小值RMIN和最大值RMAX之间具有CMIN·RMAX≥CMAX·RMIN的关系。

    半导体装置
    5.
    发明公开
    半导体装置 失效

    公开(公告)号：CN1783491A

    公开(公告)日：2006-06-07

    申请号：CN200510127225.4

    申请日：2005-11-25

    申请人： 恩益禧电子股份有限公司

    发明人： 入野仁

    IPC分类号： H01L27/02 ,  H01L27/088 ,  H01L23/60

    CPC分类号： H01L27/0266 ,  H01L27/0292 ,  H01L2924/0002 ,  H03K3/00 ,  H03K5/08 ,  H03K17/00 ,  H03K17/08122 ,  H01L2924/00

    摘要： 一种半导体装置，使接受信号的电路侧的ESD抗性进一步提高。反相器电路(INV1)为了电源供给而与接地布线(GND1)连接，通过PMOS晶体管(MP5)而与电源布线(VDD1)连接。反相器电路(INV2)为了电源供给而与接地布线(GND2)和电源布线(VDD2)连接，输入节点与反相器电路(INV1)的输出节点连接。还有，接地布线(GND1)和接地布线(GND2)通过保护元件(PE0)而连接。在正常动作时，反相器电路(INV3)的输出为H电平，反相器电路(INV4)的输出为L电平，PMOS晶体管(MP5)导通。在施加ESD时，电源布线(VDD2)悬浮，反相器电路(INV4)的输出为H电平，PMOS晶体管(MP5)截止，与施加ESD伴随的电流不会流入反相器电路(INV2)中。

    低功率SRPG单元
    6.
    发明授权
    低功率SRPG单元 有权

    公开(公告)号：CN104104360B

    公开(公告)日：2018-06-08

    申请号：CN201310113519.6

    申请日：2013-04-03

    申请人： 恩智浦美国有限公司

    发明人： 申柏泉 ,  耿晓祥 ,  章沙雁

    IPC分类号： H03K3/012

    CPC分类号： H03K17/24 ,  H03K3/00

    摘要： 本发明涉及低功率SRPG单元。低功率的状态保持功率门控（SRPG）单元具有保持构件和非保持构件，并且可在运行状态、第一保持状态及第二保持状态中操作。在运行状态中，保持构件和非保持构件以电源电压供电。在第一保持状态中，保持构件以与运行状态相同的电源电压供电，而非保持构件被断电。在第二保持状态中，保持构件比运行状态低的电源电压供电，而非保持构件被断电。