-
公开(公告)号：CN105988548B
公开(公告)日：2020-04-17
申请号：CN201510143902.5
申请日：2015-02-05
申请人： 恩智浦美国有限公司
IPC分类号： G06F1/26
摘要： 本发明涉及用于集成电路的初始操作模式。一种集成电路(IC)及相关方法，支持使用使用前配置，用于为IC从多个操作模式中确定初始/优选的操作模式，所述多个操作模式是在IC的加电周期之后可以进入的操作模式。初始/优选的操作模式能够在IC的设计阶段之后确定，使得在IC操作期间，通过首先要求在IC在缺省操作模式中加电以及随后运行执行代码以对IC进行重新编程来进入对由IC集成商/用户使用的应用来说优选的操作模式，而不发生浪费的功率或者延迟。配置确定用于内核处理和/或外围模块的时钟频率和/或功率水平，以及允许相同IC设计/管芯被集成商/用户定位至为一系列不同的电力使用/性能应用。
-
公开(公告)号：CN107591170A
公开(公告)日：2018-01-16
申请号：CN201710513970.5
申请日：2017-06-29
申请人： 恩智浦美国有限公司
IPC分类号： G11C5/14 , G11C11/413
CPC分类号： G06F3/0634 , G06F3/061 , G06F3/0659 , G06F3/0673 , G11C5/14 , G11C7/06 , G11C7/1045 , G11C11/4096 , G11C11/413 , G11C11/419 , G11C16/30 , G11C29/021 , G11C29/022 , G11C29/023 , G11C29/028 , G11C29/12015 , G11C29/20 , G11C29/50012 , G11C29/52 , G11C2029/0409
摘要： 一种存储器装置，其具有至少一个输出，所述至少一个输出预测是否所述存储器装置将在包括与当前电源电压和/或当前操作频率不同的电源电压和/或不同的操作频率的不同操作条件处恰当地工作的可行性。半导体装置(例如SoC芯片)提供测试以基于正常存取循环中所述存储器装置的读取和写入操作验证所述存储器装置进入此不同操作条件的所述可行性或证明所述可行性无效。所述存储器装置以可耦合到不同反馈偏压电压的至少第一存储器单元和第二存储器单元分割。此操作条件预测功能可由所述半导体装置在实时操作中取决于所述可行性测试结果而启用或停用。
-
公开(公告)号：CN104425037B
公开(公告)日：2019-07-12
申请号：CN201310564207.7
申请日：2013-08-19
申请人： 恩智浦美国有限公司
IPC分类号： G11C29/12
CPC分类号： G01R31/31701 , G01R31/3177 , H04L25/4902
摘要： 一种用于可重配置电路中用来解码数字脉冲的数字解码器，包括相位指示器模块，其具有耦接至参考脉冲输入和数据脉冲输入的输入。所述相位指示器模块具有定时信息输出，其提供指示在所述参考脉冲输入和所述数据脉冲输入上出现的脉冲的上升及下降沿的逻辑值。相位解码器模块具有耦接至所述定时信息输出的输入，并输出已解码的二进制数据值。在操作中，所述相位解码器模块将在所述定时信息输出处的所述逻辑值中的至少两个与表示施加至所述相位输入其中之一的脉冲的前沿及后沿的信号进行比较，从而确定在所述相位输入上的脉冲到达顺序序列，并从而提供所述已解码的二进制数据值。
-
公开(公告)号：CN103576076B
公开(公告)日：2019-02-01
申请号：CN201210352772.2
申请日：2012-07-27
申请人： 恩智浦美国有限公司
摘要： 本发明公开涉及用于执行扫描测试的系统和方法。更具体而言，一种用于对集成电路执行扫描测试的系统包括旁路信号发生器和第一扫描旁路电路，所述集成电路诸如可被封装为不同封装类型并且具有被使能的不同特征的片上系统(SoC)。旁路信号发生器基于芯片封装信息生成第一旁路信号。第一旁路信号指示与所述SoC的第一非通用电路块关联的第一扫描链是否要被旁路。第一扫描链响应于第一旁路信号而被旁路。通过基于封装信息使能部分扫描测试，可以避免由确定SoC存在故障的全扫描测试导致的无意的产率损失。
-
公开(公告)号：CN103576082B
公开(公告)日：2018-01-12
申请号：CN201210401167.X
申请日：2012-08-06
申请人： 恩智浦美国有限公司
IPC分类号： G01R31/3185
CPC分类号： G01R31/318541
摘要： 一种低功率扫描触发器单元，包括多路复用器，主锁存器，扫描从锁存器，和数据从锁存器。所述主锁存器连接到多路复用器，并用于产生第一锁存信号。所述扫描从锁存器连接到主锁存器，并产生扫描输出(SO)信号。所述数据从锁存器连接到所述主锁存器，并基于扫描使能(SE)输入信号和所述第一锁存信号产生Q输出。所述Q输出在扫描模式期间保持预定电平，其减少了连接到所述扫描触发器单元的细合逻辑的不必要切换并且因此减少了功率损耗。
-
公开(公告)号：CN104700886B
公开(公告)日：2019-05-31
申请号：CN201310654610.9
申请日：2013-12-06
申请人： 恩智浦美国有限公司
IPC分类号： G11C11/413
CPC分类号： G06F1/3203 , G06F1/3275 , G06F3/065 , G06F11/07 , G06F11/3037 , G06F11/3055 , G06F11/3058 , G11C5/143 , G11C5/148 , G11C7/1063 , G11C7/20 , H03K3/0315 , H03L7/00 , Y02D10/13 , Y02D10/14
摘要： 用于数据处理器的电源控制电路用相应于存储器性能等级的供电电压供应存储器阵列。所述性能等级包括完全性能等级进而省电性能等级。电压传感电路传感所述存储器阵列的电压等级并且输出电源状态信号。所述电源状态信号用于确定当所述存储器阵列是苏醒时，能够被访问。
-
公开(公告)号：CN103297034B
公开(公告)日：2017-12-26
申请号：CN201210047612.7
申请日：2012-02-28
申请人： 恩智浦美国有限公司
IPC分类号： H03K19/0185
CPC分类号： H03K3/356182
摘要： 本发明涉及电压电平移位器。电压电平移位器具有输入电路，其具有耦接到输入节点的反相器、栅极耦接到所述反相器的第一节点的下拉控制晶体管、以及栅极耦接到所述反相器的第二节点的上拉控制晶体管。下拉和上拉控制晶体管的源极耦接到低参考电压。瞬态连通性限制器(TCL)具有下拉和上拉晶体管。两个控制输入耦接到所述反相器的相应的第一和第二节点，并且路径输入耦接到下拉和上拉控制晶体管的相应的漏极。输出电路具有耦接到TCL的上拉和下拉节点的输入。在输入节点处的电压电平转换期间，TCL通过TCL上拉晶体管从饱和操作区转换到亚阈值而将上拉节点连接到所述低参考电压。
-
公开(公告)号：CN107591170B
公开(公告)日：2023-03-10
申请号：CN201710513970.5
申请日：2017-06-29
申请人： 恩智浦美国有限公司
IPC分类号： G11C5/14 , G11C11/413
摘要： 一种存储器装置，其具有至少一个输出，所述至少一个输出预测是否所述存储器装置将在包括与当前电源电压和/或当前操作频率不同的电源电压和/或不同的操作频率的不同操作条件处恰当地工作的可行性。半导体装置(例如SoC芯片)提供测试以基于正常存取循环中所述存储器装置的读取和写入操作验证所述存储器装置进入此不同操作条件的所述可行性或证明所述可行性无效。所述存储器装置以可耦合到不同反馈偏压电压的至少第一存储器单元和第二存储器单元分割。此操作条件预测功能可由所述半导体装置在实时操作中取决于所述可行性测试结果而启用或停用。
-
-
公开(公告)号：CN104575586B
公开(公告)日：2019-02-22
申请号：CN201310480380.9
申请日：2013-10-15
申请人： 恩智浦美国有限公司
IPC分类号： G11C11/413 , G11C29/42
摘要： 本发明涉及基于错误信息的存储器设备保持模式。用于存储器设备的控制器，具有用于控制提供给在操作模式下和在保持模式下的存储器元件的功率的功率控制部。监视部接收并监视错误信息且存储部存储保持参数。在操作模式下，功率控制部使得操作电压被施加于存储器元件，并且在保持模式下，功率控制部使得时变电压被施加于存储器。功率控制部还基于保持参数而使得跨存储器元件的电压在第一保持电压与第二保持电压之间改变。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.034 秒)
