用于可编程逻辑器件集成电路的带有提高的供电电平的易失性存储器单元

    公开(公告)号:CN102394104B

    公开(公告)日:2016-08-03

    申请号:CN201110277157.5

    申请日:2006-11-10

    IPC分类号: G11C11/4193

    摘要: 提供具有易失性存储器单元的集成电路。这些存储器单元产生输出信号。这些集成电路可能是含有可编程核心逻辑的可编程逻辑器件集成电路,该可编程核心逻辑包含带有栅极的晶体管。使用核心逻辑供电电平为核心逻辑供电,该核心逻辑供电电平由核心逻辑正供电电压和核心逻辑接地供电电压限定。当装载了配置数据时,这些存储器单元产生输出信号,这些输出信号被施加于核心逻辑中的晶体管的栅极以定制该可编程逻辑器件。使用存储器单元供电电平为存储器单元供电,该存储器单元供电电平由存储器单元正供电电压和存储器单元接地供电电压限定。该存储器单元供电电平相对于该核心逻辑供电电平被提高。

    电源电平升高的可编程逻辑器件存储器单元

    公开(公告)号:CN1967719B

    公开(公告)日:2011-08-17

    申请号:CN200610148491.X

    申请日:2006-11-17

    发明人: 刘令时 陈天沐

    CPC分类号: H03K19/1776 H03K19/17784

    摘要: 本发明提供了电源电平升高的可编程逻辑器件存储器单元。可编程逻辑器件集成电路包含被按可编程核心逻辑电源电压供电的可编程核心逻辑。向存储器单元中加载可编程逻辑器件配置数据,来对可编程核心逻辑进行配置以执行定制逻辑功能。在正常操作过程中,可以按比可编程核心逻辑电源电压高的电源电压对存储器单元供电。在数据加载操作过程中,可以按与可编程核心逻辑电源电压相等的电源电压对存储器单元供电。数据加载和读取电路向存储器单元中加载数据并从存储器单元读取数据。该数据加载和读取电路生成地址信号。地址信号在数据写入操作过程中可以具有比在读取操作过程中高的电压电平。

    可重新配置的逻辑器件

    公开(公告)号:CN1462507A

    公开(公告)日:2003-12-17

    申请号:CN02801674.2

    申请日:2002-05-15

    IPC分类号: H03K19/173 G06F7/44

    摘要: 按照本发明的可重新配置的逻辑器件包括查找表(LUT)(11.1)的逻辑单元,它具有用于接收地址信号的输入端(in1)和用于提供输出信号的输出端(out)。可重新配置的逻辑器件的特征在于:一个控制输入端(crt1),用于接收控制信号;一个可控制的倒相门(11.2),用于响应于控制信号(crt1)和输入信号(in1)提供地址信号到LUT(11.1);和一个可控制的倒相门(11.3),用于响应于LUT的输出信号和控制信号提供修正的输出信号。按照本发明的可重新配置的逻辑器件可以高速度运行,以及同时具有相对较适度的配置存储器。

    一种多模可编程分频器

    公开(公告)号:CN104113325B

    公开(公告)日:2018-09-28

    申请号:CN201310138544.X

    申请日:2013-04-19

    IPC分类号: H03K23/66

    CPC分类号: H03K23/667 H03K19/17784

    摘要: 本发明公开一种多模可编程分频器,包括:级联的2/3分频单元,不带分频比扩展位和带该扩展位的单元数分别为Ne和n‑Ne;实时功耗控制电路,由n‑Ne‑1级两输入与门组成,第n级分频单元的分频比控制位的反向信号连接第n级分频单元的电源控制位,该反向信号、以及第n‑1级分频单元的分频比控制位的反向信号连接第n级与门的输入端,第n级与门的输出端连接第n‑1级分频单元的电源控制位,与第n‑2级分频单元的分频比控制位的反向信号对应连接到第n‑1级与门的输入端;依此类推,直至第n‑Ne级分频单元和第n‑Ne‑1级与门;电源开关控制晶体管,其漏极连接带扩展位的分频单元的电源端,源极连接供电电源,栅极连接带扩展位的分频单元的电源控制位。本发明能避免分频器功耗浪费。