-
公开(公告)号：CN107959496A
公开(公告)日：2018-04-24
申请号：CN201710951703.6
申请日：2017-10-13
Applicant: 株式会社东海理化电机制作所
Inventor： 松原淳一
IPC: H03K19/0185
CPC classification number: H03K19/0813 , H03K3/02337 , H03K5/082 , H03K19/00307 , H03K19/00315 , H03K19/017518 , H03K19/01831 , H03K19/0944 , H03K19/018507
Abstract: 本发明提供一种能够提高噪声耐力而防止误动作的电平转换器。电平转换器(1)包含电平转换器部(2)以及阈值电压变动电路(24)而构成。电平转换器部(2)被第1电源电压(VBB)驱动，根据比第1电源电压(VBB)低的电压的输入信号(SIN)的切换，切换从第1电源电压(VBB)被电平转换为比第1电源电压(VBB)低的电压的输出信号(SOUTM)。阈值电压变动电路(24)根据输入信号(SIN)的切换方向，使输出信号(SOUTM)相对于输入信号(SIN)切换的阈值电压变动。
-
公开(公告)号：CN103051327A
公开(公告)日：2013-04-17
申请号：CN201210379675.2
申请日：2012-10-09
Applicant: 瑞鼎科技股份有限公司
IPC: H03K19/0185
CPC classification number: H03K19/0813 , H04B1/00 , H04L7/00 , H04L7/0337
Abstract: 本发明公开一种串列数据流的取样时脉选择方法，该串列数据流具有在一固定时间周期内变化的数据速率。根据本发明的取样时脉选择方法的一实施例包含以下步骤：产生一校正信号，其中该校正信号的一时间间隔大于该串列数据流的该固定时间周期，在该校正信号的该时间间隔内产生一第一时脉序列和跟随其后的一第二时脉序列，其中该第一时脉序列和该第二时脉序列由相同个数的复数个连续时脉相位所组成，依序选择该第一时脉序列和该第二时脉序列中的一时脉相位为一取样时脉相位，以该取样时脉相位对该串列数据流进行复数次取样以产生一旗标信号，以及根据不同取样时脉相位所产生的旗标信号选择一最终取样时脉相位。
-
公开(公告)号：CN103107797B
公开(公告)日：2017-04-26
申请号：CN201210083649.5
申请日：2012-03-27
Applicant: 海力士半导体有限公司 , 汉阳大学校产学协力团
IPC: H03K19/00
CPC classification number: H03K19/0813 , H03K19/23
Abstract: 本发明提供一种多数判定电路，包括：多数判定单元，所述多数判定单元被配置为将第一数据与第二数据进行比较，以判定所述第一数据和所述第二数据中的一个是否有更多具有第一逻辑值的比特；以及偏移量施加单元，所述偏移量施加单元被配置为控制所述多数判定单元，使得在所述第一数据之中具有所述第一逻辑值的比特的数目与所述第二数据之中具有所述第一逻辑值的比特的数目相等的情况下，如果偏移量为第一阶段中的第一设定值则所述多数判定单元判定所述第一数据有更多具有所述第一逻辑值的比特，而如果所述偏移量为第二阶段中的第二设定值则所述多数判定单元判定所述第二数据有更多具有所述第一逻辑值的比特。
-
Patent Agency Ranking
公开(公告)号：CN104124960A
公开(公告)日：2014-10-29
申请号：CN201410279445.8
申请日：2014-06-20
Applicant: 华中科技大学
IPC: H03K19/173
CPC classification number: H03K19/0002 , H03K19/0021 , H03K19/0813 , H03K19/20
Abstract: 本发明公开了一种非易失性布尔逻辑运算电路及其操作方法，布尔逻辑运算电路具有两个输入端和一个输出端，包括第一阻变元件M1和第二阻变元件M2；第一阻变元件M1的负极作为逻辑运算电路的第一输入端，第二阻变元件M2的负极作为逻辑运算电路的第二输入端，第二阻变元件M2的正极与第一阻变元件M1的正极连接后作为逻辑运算电路的输出端。本发明通过对非易失性布尔逻辑运算电路进行操作可实现至少16种基本布尔逻辑操作。通过两个阻变元件搭建的逻辑电路，可根据需求实现至少16种基本布尔逻辑运算，逻辑运算的结果直接存储在阻变元件的电阻状态中，实现了计算和存储的融合，并且逻辑电路所需的器件数少、操作简单，因此，可以节省计算功耗和时间，提高计算效率。
-
公开(公告)号：CN101351965A
公开(公告)日：2009-01-21
申请号：CN200680050052.3
申请日：2006-12-14
Applicant: 英特尔公司
IPC: H03K19/08 , H03K19/173 , G06F7/501
CPC classification number: H03K19/0813 , H03K19/094
Abstract: 实施例利用子阈值电路执行布尔逻辑和软门逻辑。这些模拟电路可组合成在本地异步但块级别同步的可配置逻辑模块。由这些块执行的布尔逻辑或函数可由编程比特配置。本文也描述和声明了其他实施例。
-
公开(公告)号：CN104124960B
公开(公告)日：2018-02-23
申请号：CN201410279445.8
申请日：2014-06-20
Applicant: 华中科技大学
IPC: H03K19/173
CPC classification number: H03K19/0002 , H03K19/0021 , H03K19/0813 , H03K19/20
Abstract: 本发明公开了一种非易失性布尔逻辑运算电路及其操作方法，布尔逻辑运算电路具有两个输入端和一个输出端，包括第一阻变元件M1和第二阻变元件M2；第一阻变元件M1的负极作为逻辑运算电路的第一输入端，第二阻变元件M2的负极作为逻辑运算电路的第二输入端，第二阻变元件M2的正极与第一阻变元件M1的正极连接后作为逻辑运算电路的输出端。本发明通过对非易失性布尔逻辑运算电路进行操作可实现至少16种基本布尔逻辑操作。通过两个阻变元件搭建的逻辑电路，可根据需求实现至少16种基本布尔逻辑运算，逻辑运算的结果直接存储在阻变元件的电阻状态中，实现了计算和存储的融合，并且逻辑电路所需的器件数少、操作简单，因此，可以节省计算功耗和时间，提高计算效率。
-
公开(公告)号：CN103051327B
公开(公告)日：2015-01-28
申请号：CN201210379675.2
申请日：2012-10-09
Applicant: 瑞鼎科技股份有限公司
IPC: H03K19/0185
CPC classification number: H03K19/0813 , H04B1/00 , H04L7/00 , H04L7/0337
Abstract: 本发明公开一种串列数据流的取样时脉选择方法，该串列数据流具有在一固定时间周期内变化的数据速率。根据本发明的取样时脉选择方法的一实施例包含以下步骤：产生一校正信号，其中该校正信号的一时间间隔大于该串列数据流的该固定时间周期，在该校正信号的该时间间隔内产生一第一时脉序列和跟随其后的一第二时脉序列，其中该第一时脉序列和该第二时脉序列由相同个数的复数个连续时脉相位所组成，依序选择该第一时脉序列和该第二时脉序列中的一时脉相位为一取样时脉相位，以该取样时脉相位对该串列数据流进行复数次取样以产生一旗标信号，以及根据不同取样时脉相位所产生的旗标信号选择一最终取样时脉相位。
-
公开(公告)号：CN103107797A
公开(公告)日：2013-05-15
申请号：CN201210083649.5
申请日：2012-03-27
Applicant: 海力士半导体有限公司 , 汉阳大学校产学协力团
IPC: H03K19/00
CPC classification number: H03K19/0813 , H03K19/23
Abstract: 本发明提供一种多数判定电路，包括：多数判定单元，所述多数判定单元被配置为将第一数据与第二数据进行比较，以判定所述第一数据和所述第二数据中的一个是否有更多具有第一逻辑值的比特；以及偏移量施加单元，所述偏移量施加单元被配置为控制所述多数判定单元，使得在所述第一数据之中具有所述第一逻辑值的比特的数目与所述第二数据之中具有所述第一逻辑值的比特的数目相等的情况下，如果偏移量为第一阶段中的第一设定值则所述多数判定单元判定所述第一数据有更多具有所述第一逻辑值的比特，而如果所述偏移量为第二阶段中的第二设定值则所述多数判定单元判定所述第二数据有更多具有所述第一逻辑值的比特。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.009 seconds)
