串行数据流的取样频率选择模块

    公开(公告)号:CN102750246B

    公开(公告)日:2015-01-28

    申请号:CN201110215211.3

    申请日:2011-07-26

    CPC classification number: G06F13/4291 H04L7/0004 H04L7/0337 H04L7/046

    Abstract: 本发明为一种串行数据流的取样频率选择模块。该取样频率选择模块包含一多组相位产生电路、一取样电路、一比较单元和一逻辑运算单元。该多组相位产生电路产生一参考频率信号的多个不重迭的频率相位。该相位选择电路选择一校正模式下的取样频率相位。该取样电路根据该取样频率相位对该串行数据流进行多次取样以产生多个取样值。该比较单元比较这些取样值与该串行数据流的差异,以此更新多个旗标信号。该逻辑运算单元根据这些旗标信号以进行一逻辑运算,以此自这些频率相位中选择一正常运作模式下的取样频率相位。

    栅极驱动器及其运行方法

    公开(公告)号:CN102074180A

    公开(公告)日:2011-05-25

    申请号:CN200910223681.7

    申请日:2009-11-24

    Abstract: 本发明披露一种应用于液晶显示装置的栅极驱动器以及运行栅极驱动器的方法。该栅极驱动器包括削角控制模块。当该削角控制模块所接收的削角控制信号由高位准变为低位准时,该削角控制模块根据该削角控制信号关闭主动开关以使得高电位电源信号开始放电而具有削角的波形。本发明的栅极驱动器除了具有避免突波电流所造成的损伤以及单一电源的芯片设计等优点之外,能够进一步简化面板系统的设计。

    分频器电路及其方法与应用其的栅极驱动器

    公开(公告)号:CN101937655A

    公开(公告)日:2011-01-05

    申请号:CN200910151564.4

    申请日:2009-07-01

    Abstract: 一种分频器电路,用于根据原始时钟信号产生分频时钟信号。分频器电路包括重置单元及分频单元。重置单元响应于系统重置信号的致能位准为致能,以响应于输入触发信号转态为致能的第一驱动缘设定内部重置信号为致能位准。分频单元响应于内部重置信号的致能位准为致能,以响应于原始时钟信号转态为致能的第二驱动缘对反馈信号进行取样,以决定分频时钟信号。本发明的分频器电路具有可确保分频时钟信号在特定期间内触发特定驱动缘的优点。本发明还提供了一种应用该分频器电路的栅极驱动器以及一种用于产生分频时钟信号的控制方法。

    扫描驱动器
    4.
    发明授权

    公开(公告)号:CN101303837B

    公开(公告)日:2010-09-15

    申请号:CN200710102877.1

    申请日:2007-05-11

    Abstract: 一种扫描驱动器,用于液晶显示器。扫描驱动器包括第一与第二地址逻辑单元、第一与第二电平移位单元、及一译码单元。第一地址逻辑单元依据控制讯号,于第K个时钟周期内,致能N个第一地址讯号的第i个第一地址讯号。i等于K/N的余数。第二地址逻辑单元依据控制讯号,于第K个时钟周期内,致能M个第二地址讯号的一第j个第二地址讯号。j等于K/N的商数加1。第一与第二电平移位单元分别提升第一与第二地址讯号的讯号摆幅。当第i个第一地址讯号与第j个第二地址讯号均为致能时,译码单元致能M×N个扫描讯号的一第(j-1)×N+i个扫描讯号。

    电压限制装置及应用其的运算放大器及其电路设计方法

    公开(公告)号:CN101304240A

    公开(公告)日:2008-11-12

    申请号:CN200710097486.5

    申请日:2007-05-09

    Abstract: 一种电压限制装置,应用于运算放大器中,其包括第一晶体管,栅极(Gate)与源极(Source)的跨压接近特定电压且漏极(Drain)与源极的跨压不等于零,而导致较大的基板(Substrate)电流。电压限制装置包括第二晶体管,源极与第一晶体管的漏极耦接,栅极接收偏压信号使第二晶体管操作于饱和区(Saturation Region),并使第二晶体管的源极电压等于偏压信号与第二晶体管临界电压(Threshold Voltage)之差。如此,通过降低第一晶体管的漏极与源极的跨压,降低基板电流。

    串行数据流的取样频率选择方法

    公开(公告)号:CN102984104B

    公开(公告)日:2015-06-17

    申请号:CN201110308469.8

    申请日:2011-10-09

    CPC classification number: H04L25/068

    Abstract: 本发明提供一种串行数据流的取样频率选择方法,该串行数据流具有在一固定时间周期内变化的数据速率。根据本发明的取样频率选择方法包含以下步骤:在该串行数据流的该固定时间周期内产生M个具有相同时间间隔的区间信号,根据每一区间信号的一上升缘产生N个连续的频率相位,依序选择对应不同区间信号的N个连续的频率相位中的其中一者为一取样频率相位,以该取样频率相位对该串行数据流进行多次取样,借以产生一标记信号,重复该选择和取样步骤以产生对应不同区间信号的N个标记信号,以及根据对应不同区间信号的N个标记信号选择一最终取样频率相位。本发明可大幅提升取样值的取样完整度和可靠度。

    栅极驱动器及其操作方法

    公开(公告)号:CN102034440B

    公开(公告)日:2012-12-19

    申请号:CN200910176184.6

    申请日:2009-09-24

    Abstract: 本发明披露了一种应用于液晶显示装置的栅极驱动器。该栅极驱动器包含多组通道及削角控制模块。该多组通道中的每一组通道包含多个通道。该削角控制模块包含多个削角控制单元,分别连接并对应于该多组通道。若该削角控制模块所接收到的一移位暂存信号对应于一通道,并且该通道属于该多组通道中的一组通道,该削角控制模块即根据该移位暂存信号启动对应于该组通道的一削角控制单元,由此使得输入至该通道的高电位电源信号开始放电而具有削角的波形。

    信号电路
    8.
    发明公开

    公开(公告)号:CN102594357A

    公开(公告)日:2012-07-18

    申请号:CN201110043375.2

    申请日:2011-02-22

    CPC classification number: H04L7/0337 H03L7/0812

    Abstract: 本发明提供一信号电路,具有一数据端与一频率端,分别传输一输出入数据与一参考频率,其中,所述参考频率对应所述输出入数据,且所述参考频率的频率小于所述输出入数据的位速率的二分之一。一实施例中,参考频率的频率为输出入数据的位速率的八分之一。

    数字模拟转换器
    9.
    发明授权

    公开(公告)号:CN101303834B

    公开(公告)日:2011-01-19

    申请号:CN200710101750.8

    申请日:2007-05-08

    Abstract: 一种数字模拟转换器,回应于灰阶值来产生对应的电压,其包括解码装置及运算放大器。解码装置包括第一及第二解码单元。第一解码单元回应于灰阶值的第一组数值来以第一组电压来作为第一电压及第二电压。第二解码单元回应于灰阶值的第二组数值中最大数值及最小数值来分别以第一边界电压作为第一与第二电压,及以第二边界电压作为第一与第二电压。第二解码单元回应于第二组数值中的区间数值来以第一及第二边界电压分别作为第一及第二电压。运算放大器根据第一及第二电压来产生画素电压,其位准介于第一及第二电压之间。

    源极驱动装置
    10.
    发明公开

    公开(公告)号:CN101739961A

    公开(公告)日:2010-06-16

    申请号:CN200810173555.0

    申请日:2008-11-06

    Abstract: 本发明披露了一种源极驱动装置。该源极驱动装置包含多个通道及控制模块。这些通道中的每一个通道包含输出缓冲器、输出垫、驱动开关及电荷分享开关。该控制模块用于控制每一个通道中的驱动开关或电荷分享开关的闸极信号呈现线性变化。由此,可降低该源极驱动装置所产生的瞬时电流以减少电磁干扰现象发生。

Patent Agency Ranking