-
公开(公告)号：CN103634243B
公开(公告)日：2017-08-11
申请号：CN201310547436.8
申请日：2009-11-13
申请人： 先进微装置公司
发明人： R·拉贾格帕拉
CPC分类号： H04L25/0226 , H04L5/0007 , H04L5/0048 , H04L25/0228 , H04L27/2613 , H04L27/2618 , H04L27/262 , H04L27/2626 , H04L27/2647
摘要： 一种多载波调制接收器的信道估计与峰均功率比降低。提供一种方法进行正交频分复用(Orthogonal Frequency Division Multiplexed，简称OFDM)信号的信道估计。基于预留音调信道载波的使用，该方法包括执行信道估计。并且，提供一种用以降低多载波调制信号的峰均功率比(PAPR)的方法，其中，多载波调制信号包括两个或更多的载波组，藉由先选择任意非零值用以作为在第二组内的载波类型，然后依据预定的PAPR临界值对第二组内的载波类型做出优化确定其为非零值，其中，在第一组内的各种载波类型包括至少有一个为数据载波、连续导频和分散导频；并且其中的第二组内的载波类型包括预留音调。
-
公开(公告)号：CN101918925B
公开(公告)日：2017-05-03
申请号：CN200880111266.6
申请日：2008-09-04
申请人： 先进微装置公司
发明人： J·D·威廉姆斯
IPC分类号： G06F12/12
CPC分类号： G06F12/124
摘要： 本发明揭露一种高速缓存系统，其包含高速缓存(269、16A、17A、18A)和块取代控制器(266)。该高速缓存可以包含多个集合，每一个集合均包含多个块储存位置。该块取代控制器可以维护对应于该高速缓存中每一个集合的个别计数值。该个别计数值指向该给定集合内储存取代数据的合适块储存位置。该块取代控制器可针对该块储存位置中至少一些中之每一个维护相关联之最近存取位，该最近存取位指示是否该对应之块储存位置最近被存取。此外，该块取代控制器可以根据是否有特定之最近存取位指示该合适之块储存位置最近被存取，而储存该取代数据于被该个别计数值所指向之该合适之块储存位置内。
-
公开(公告)号：CN104769560B
公开(公告)日：2017-04-12
申请号：CN201380058101.8
申请日：2013-11-05
申请人： 先进微装置公司
IPC分类号： G06F12/0862 , G06F12/0897
摘要： 一种处理器(102)基于未命中地址缓冲器(MAB)(130)的充满度或者基于预取请求的信任级别，将预取请求从它们锁定为目标的高速缓存(104)传输至存储器层次结构中的另一高速缓存(105)。所述存储器层次结构中的每个高速缓存在所述MAB上分配有许多时隙。响应于在接收对高速缓存的预取请求(404)时，确定分配给所述高速缓存的时隙的充满度高于阈值，处理器便将所述预取请求传输至所述存储器层次结构中的下一更低级别高速缓存(410)。作为响应，被存取请求锁定为目标的数据会预取至所述存储器层次结构中的下一更低级别高速缓存，并且因此可用于随后提供给所述高速缓存。另外，处理器可基于预取请求的信任级别，将预取请求传输至更低级别的高速缓存。
-
公开(公告)号：CN103221930B
公开(公告)日：2016-09-07
申请号：CN201180056385.8
申请日：2011-09-22
申请人： 先进微装置公司
发明人： P·康韦
IPC分类号： G06F12/0897 , G06F12/128
CPC分类号： G06F12/128 , G06F12/0862 , G06F12/0888 , G06F12/0897 , G06F2212/1021
摘要： 提供用于控制第一及第二缓存的方法及装置。接收在该第一缓存中的一缓存项目，以及识别该项目具有未接触状态。之后，回应接收对于该缓存项目的至少一部分的一请求而更新该缓存项目的状态为已存取，以及随后根据一预选缓存列置换算法，逐出该缓存项目。根据该逐出缓存项目的状态，储存该逐出缓存项目于该第二缓存中。
-
公开(公告)号：CN102598063B
公开(公告)日：2016-06-08
申请号：CN201080050049.8
申请日：2010-09-09
申请人： 先进微装置公司
IPC分类号： G06T17/20
CPC分类号： G06T17/20 , G06T2200/28
摘要： 本文揭露执行图形处理的方法、装置以及系统。在此方面，处理单元包括曲面细分模块以及连接模块。该曲面细分模块组构成连续曲面细分几何形状的多个部分，从而为该几何形状提供一系列曲面细分点。该连接模块组构成按该系列曲面细分点的提供顺序，将一组或多组的该曲面细分点连接为一个或多个基元。
-
公开(公告)号：CN103262028B
公开(公告)日：2016-02-10
申请号：CN201180059045.0
申请日：2011-10-04
申请人： 先进微装置公司
发明人： J·雷普利
CPC分类号： G06F9/384 , G06F9/3013
摘要： 本发明提供一种用于浮点寄存器高速缓存的方法及设备。本方法的一实施例包含将通过第一指令集所定义的第一架构寄存器集映射至位于多个实体寄存器外的存储器。该多个实体寄存器是配置成用以映射至该第一架构寄存器集、通过第二指令集所定义的第二架构寄存器集、及重命名寄存器集。本方法的实施例也包含将对应于该第一架构寄存器集的该实体寄存器增加至该重命名寄存器集。
-
公开(公告)号：CN105304477A
公开(公告)日：2016-02-03
申请号：CN201510434045.4
申请日：2009-10-21
申请人： 先进微装置公司
IPC分类号： H01L21/28 , H01L21/336 , H01L29/165 , H01L29/417 , H01L29/49 , H01L29/78 , H01L21/8238
CPC分类号： H01L29/7843 , H01L21/30608 , H01L21/32134 , H01L21/823807 , H01L21/823814 , H01L21/823828 , H01L21/84 , H01L27/1203 , H01L29/165 , H01L29/665 , H01L29/66545 , H01L29/6659 , H01L29/66636 , H01L29/7848 , H01L29/401 , H01L29/41725 , H01L29/49 , H01L29/66477 , H01L29/78
摘要： 本申请涉及晶体管内与先进的硅化物形成结合的凹槽式漏极和源极区。在形成复杂的晶体管元件的制造工艺中，可减少栅极的高度，也可在各自的金属硅化物区域形成之前，在共同的蚀刻序列得到漏极和源极配置。因为在蚀刻序列时，相应的侧壁间隔结构可维持，因此可控性和栅电极内的硅化处理的统一性可加强，从而得到减少程度的阈值变异性。此外，可提供凹槽式漏极和源极配置以减少整体串联电阻和增加应力传递效率。
-
公开(公告)号：CN102292951B
公开(公告)日：2016-01-13
申请号：CN200980155088.1
申请日：2009-11-13
申请人： 先进微装置公司
发明人： R·拉贾戈帕尔
CPC分类号： H04L27/2613 , H04J13/0051 , H04L5/0007 , H04L5/0048 , H04L27/2657 , H04L27/2662 , H04L27/2671
摘要： 本发明提供一种用于将多载波接收器同步化以接收传输信号的方法。该方法包括于接收的符号序列中决定一个或多个散射引示载波的位置并根据单一拟随机二元序列调变该散射引示载波。该方法亦通过该调变的散射引示载波执行相位错误修正。
-
公开(公告)号：CN102804157B
公开(公告)日：2015-12-16
申请号：CN201080036626.8
申请日：2010-05-06
申请人： 先进微装置公司
CPC分类号： G11C7/22 , G06F13/1689 , G06F13/4234 , G11C7/222 , G11C11/4076
摘要： 一种校准存储器装置中的写入时序的方法及系统。举例而言，方法能包含接收数据讯号、写入时脉讯号及参考讯号。方法亦能包含侦测参考讯号随着时间的推移的相位位移。参考讯号的相位位移能用来校准数据讯号及写入时脉讯号间的相位差，其中，存储器装置基于校准的数据讯号及写入时脉讯号的写入时序而恢复来自数据讯号的讯号。
-
公开(公告)号：CN102047317B
公开(公告)日：2015-09-16
申请号：CN200980119971.5
申请日：2009-06-01
申请人： 先进微装置公司
IPC分类号： G09G5/00
CPC分类号： G06T15/005 , G06F11/2038 , G06F11/2043
摘要： 本发明提供一种使用冗余着色器开关(RSS)进行着色器数据修复的方法及装置。RSS由输入及输出区段组成，藉以在侦测到损坏的着色器管线时，RSS将预设于损坏着色器管线的着色器管线数据多任务至用于处理的冗余着色器管线阵列。在处理时，着色器管线数据被多任务传回至RSS，其中经处理的着色器管线数据被指向RSS的对应输出列。RSS含延迟管线，以用于将经修复的管线与输出传送数据再对准及同步化。
-
-
-
-
-
-
-
-
-
搜索结果
582 条记录 (耗时 0.042 秒)
