在读出放大器处具有减小的电容的存储器

    公开(公告)号:CN117795600A

    公开(公告)日:2024-03-29

    申请号:CN202280053408.8

    申请日:2022-07-27

    IPC分类号: G11C7/06 G11C11/419

    摘要: 提供了一种存储器,该存储器包括多个存储体,该存储体中的每个存储体与读取多路复用器相关联。第一读取多路复用器将第一多个位线耦合到第一读出节点对,并且第二读取多路复用器将第二多个位线耦合到第二读出节点对。第一读出放大器耦合到该第一读出节点对。该第二读出节点对可耦合到相同的读出放大器或不同的读出放大器。

    伪三端口SRAM数据路径
    2.
    发明公开

    公开(公告)号:CN116114017A

    公开(公告)日:2023-05-12

    申请号:CN202180062528.X

    申请日:2021-09-20

    IPC分类号: G11C7/12

    摘要: 一种伪三端口存储器设置有读取数据路径和写入数据路径。该伪三端口存储器包括多个伪三端口位单元,每个伪三端口第一位单元具有被耦合到第一位线的第一读取端口、被耦合到第二位线的第二读取端口、以及被耦合到第一位线和第二位线的写入端口。

    具有高级突发模式地址比较器的SRAM

    公开(公告)号:CN116034429A

    公开(公告)日:2023-04-28

    申请号:CN202180055935.8

    申请日:2021-08-27

    IPC分类号: G11C11/418

    摘要: 提供了一种存储器,该存储器被配置为实施正常读取操作并且还实施突发模式读取操作。突发模式地址比较器将当前行地址与来自先前读取操作的先前行地址进行比较,以确定读取操作是正常读取操作还是突发模式读取操作。突发模式地址比较器调用突发模式,即使存在针对不等于先前行地址的行地址的中间写入操作。

    具有扫描模式的SRAM
    4.
    发明公开

    公开(公告)号:CN118742962A

    公开(公告)日:2024-10-01

    申请号:CN202380023145.0

    申请日:2023-03-09

    摘要: 一种存储器设置有时钟电路,该时钟电路被配置为在扫描操作模式期间同时地断言写入多路复用器时钟信号和读取多路复用器时钟信号。在该扫描操作模式中,在该写入多路复用器时钟信号被断言时,扫描输入信号通过写入多路复用器路由到第一位线。类似地,在该读取多路复用器时钟信号被断言时,该扫描输入信号通过读取多路复用器从该第一位线路由。

    具有稳健电荷转移感测放大的SRAM
    9.
    发明公开

    公开(公告)号:CN116171475A

    公开(公告)日:2023-05-26

    申请号:CN202180057164.6

    申请日:2021-08-27

    IPC分类号: G11C7/06

    摘要: 一种电荷转移晶体管,耦合在位线和感测放大器的感测节点之间。在读取操作期间,电荷转移驱动器驱动电荷转移晶体管的栅极电压以控制电荷转移晶体管在电荷转移期间是否导通。为了辅助电荷转移晶体管的电荷转移,第一交叉耦合晶体管和第二交叉耦合晶体管耦合在位线和互补位线之间。