发明公开
- 专利标题： 具有突发模式地址比较器的伪双端口SRAM
-
申请号： CN202280061820.4申请日： 2022-09-08
-
公开(公告)号： CN117941000A公开(公告)日： 2024-04-26
- 发明人: A·B·帕勒拉 , 晶昌镐 , 郑春明
- 申请人： 高通股份有限公司
- 申请人地址： 美国加利福尼亚州
- 专利权人： 高通股份有限公司
- 当前专利权人： 高通股份有限公司
- 当前专利权人地址： 美国加利福尼亚州
- 代理机构： 北京市金杜律师事务所
- 代理商 张宁
- 优先权： 17/448,846 20210924 US
- 国际申请： PCT/US2022/042967 2022.09.08
- 国际公布： WO2023/048962 EN 2023.03.30
- 进入国家日期： 2024-03-13
- 主分类号： G11C11/418
- IPC分类号： G11C11/418 ; G11C11/419 ; G11C7/10 ; G11C7/22 ; G11C8/16
摘要：
提供了一种存储器，该存储器被配置为实践两种不同模式的读取操作，诸如正常读取操作和突发模式读取操作两者。在一个示例中，该存储器是伪双端口存储器。该存储器可包括地址比较器以执行时分多路复用，从而首先将读取地址与存储的地址进行比较，并且然后将写入地址与该存储的地址进行比较。
IPC分类:
