半导体结构及其形成方法
    2.
    发明公开

    公开(公告)号:CN115188731A

    公开(公告)日:2022-10-14

    申请号:CN202210808320.4

    申请日:2018-06-29

    摘要: 本发明涉及一种半导体结构及其形成方法,所述半导体结构包括:第一基底;位于所述第一基底表面的第一粘附层;位于所述第一粘附层表面的第一缓冲层;位于所述第一缓冲层表面的第一键合层,所述第一粘附层和第一缓冲层的致密度均大于所述第一键合层的致密度,所述第一键合层和所述第一缓冲层的材料均为包含C元素的介质材料。所述半导体结构的第一粘附层与所述第一基底以及第一缓冲层之间、第一缓冲层与第一键合层之间具有较高的粘附性,避免断裂;且所述第一键合层在键合后也能在键合表面具有较强的键合力,能够阻挡金属材料在键合界面的扩散,有利于提高半导体结构的性能。

    半导体结构及其形成方法

    公开(公告)号:CN112567506B

    公开(公告)日:2022-07-29

    申请号:CN201880096607.0

    申请日:2018-06-29

    IPC分类号: H01L21/768

    摘要: 本发明涉及一种半导体结构及其形成方法,所述半导体结构包括:第一基底;位于所述第一基底表面的第一粘附层;位于所述第一粘附层表面的第一缓冲层;位于所述第一缓冲层表面的第一键合层,所述第一粘附层和第一缓冲层的致密度均大于所述第一键合层的致密度。所述半导体结构的第一粘附层与所述第一基底以及第一缓冲层之间、第一缓冲层与第一键合层之间具有较高的粘附性,有利于提高半导体结构的性能。

    一种晶圆键合方法
    6.
    发明授权

    公开(公告)号:CN107633997B

    公开(公告)日:2019-01-29

    申请号:CN201710681131.4

    申请日:2017-08-10

    IPC分类号: H01L21/02 H01L21/50

    摘要: 一种晶圆键合方法,包括:提供具有正面和背面的第一晶圆和第二晶圆;对第一和第二晶圆的正面进行等离子体活化处理;对等离子体活化处理后的第一和第二晶圆的正面进一步进行硅溶胶冲洗处理;对硅溶胶冲洗后的第一和第二晶圆执行初步键合工艺;对初步键合的第一和第二晶圆进行热处理。通过硅溶胶冲洗为晶圆正面提供更多的羟基,从而增加键合强度。硅溶胶优选低浓度的硅溶胶。

    一种外延结构生长工艺的监控方法

    公开(公告)号:CN107611048A

    公开(公告)日:2018-01-19

    申请号:CN201710772393.1

    申请日:2017-08-31

    IPC分类号: H01L21/66 H01L27/115

    摘要: 本发明提供一种外延结构生长工艺的监控方法,在测试晶片上形成通孔,分别获得外延结构生长前和外延结构生长之后的通孔的深度,二次深度之差即为外延结构的实际厚度,通过测量两次通孔的深度,起到监控外延结构生长的目的。该方法中,采用离线的方式对3D NAND存储器中外延结构的生长进行监控,可以定期进行该监控,通过外延结构的厚度反应生长工艺是否异常,及时反馈结构的工艺情况,有利于提高生产的稳定性和产品的良率。

    一种限位元件以及一种等离子体处理设备

    公开(公告)号:CN111293029A

    公开(公告)日:2020-06-16

    申请号:CN202010259018.9

    申请日:2020-04-03

    IPC分类号: H01J37/32 H01L21/687

    摘要: 本申请实施例提供了一种限位元件以及一种等离子体处理设备,该限位元件具有凹槽,凹槽的底部用于容纳晶圆,凹槽的底部的面积小于凹槽的开口的面积,且凹槽的底部面积不小于晶圆的面积,从而在放置晶圆时,可以使晶圆比较容易的放入凹槽的开口内,降低对晶圆放置的精准度要求,进而降低由于晶圆与限位元件直接接触摩擦使得晶圆被划伤的概率,而且由于连接凹槽的底部和凹槽的开口的侧壁呈现倾斜状态,在放置晶圆时,即使晶圆部分位于凹槽的侧壁上,晶圆也会因重力作用而滑入凹槽的底部,以使得对晶圆进行等离子体轰击时,提高了晶圆表面活化的均匀性,从而提高后续晶圆键合时的粘合力,降低相键合的晶圆发生脱落的概率。