-
公开(公告)号：CN114781607A
公开(公告)日：2022-07-22
申请号：CN202210410697.4
申请日：2022-04-19
Applicant: 重庆邮电大学
Abstract: 本发明涉及基于FPGA自适应数据加载的卷积神经网络加速方法，属于计算机技术领域。该方法通过从DDR中读取到的param判断卷积层的硬件资源利用率是否充足，如果判断利用率不够，则在该卷积层的计算过程中自适应地从DDR读取出倍数关系的权重；读取数据以及权重完成之后，分别用读取的权重数据与相同的输入数据进行卷积运算，得到数据量翻倍的输出。本发明更有效地利用FPGA上的RAM硬件资源，可在少量增加RAM资源且不增加额外DSP资源的情况下，起到提高算子硬件利用率，减少加速器输入数据所用时间并提升整体加速效率。
-
公开(公告)号：CN112506029B
公开(公告)日：2022-04-22
申请号：CN202011460350.8
申请日：2020-12-11
Applicant: 重庆邮电大学
IPC: G04F10/00
Abstract: 本发明涉及一种采用多个环形延迟链的TDC电路系统，属于时间精密测量领域。该系统包括延迟器、与门电路和D触发器，且该系统通过将START信号同时引入环形结构的延迟线，然后在STOP信号来临时也同时引入各个延迟线上D触发器的时钟端口对延迟线状态进行采样，计算通过延迟单元的个数。本发明通过将每个环形延迟线的首个延迟单元以及末位的延迟单元用与门以及反相器代替，但延迟时间通过设计与其他延迟单元一致，这样此结构在不耗费其他资源的条件下，减少使用延迟单元以及触发器就达到了传统结构所达到的测量效果。
-
公开(公告)号：CN112859611B
公开(公告)日：2023-05-16
申请号：CN202110069427.7
申请日：2021-01-19
Applicant: 重庆邮电大学
IPC: G05B13/04
Abstract: 本发明公开了一种自适应预失真系统及方法，包括第一预失真模块、第二预失真模块、功放模块、衰减模块和自适应模块；第一预失真模块用于对输入信号进行预失真处理，得到预失真输出信号；功放模块用于对预失真输出信号进行功率放大处理，得到功放输出信号；衰减模块用于对功放输出信号进行衰减处理，第二预失真模块用于对衰减处理后的功放输出信号进行预失真处理，得到预失真输出信号；自适应模块用于对预失真输出信号进行自适应处理，得到自适应信号；根据预失真输出信号和自适应信号的差值信号，对自适应模块进行调整。本发明具有稳定性高，收敛快，可离线学习，实现难度低的特性。
-
公开(公告)号：CN112859611A
公开(公告)日：2021-05-28
申请号：CN202110069427.7
申请日：2021-01-19
Applicant: 重庆邮电大学
IPC: G05B13/04
Abstract: 本发明公开了一种自适应预失真系统及方法，包括第一预失真模块、第二预失真模块、功放模块、衰减模块和自适应模块；第一预失真模块用于对输入信号进行预失真处理，得到预失真输出信号；功放模块用于对预失真输出信号进行功率放大处理，得到功放输出信号；衰减模块用于对功放输出信号进行衰减处理，第二预失真模块用于对衰减处理后的功放输出信号进行预失真处理，得到预失真输出信号；自适应模块用于对预失真输出信号进行自适应处理，得到自适应信号；根据预失真输出信号和自适应信号的差值信号，对自适应模块进行调整。本发明具有稳定性高，收敛快，可离线学习，实现难度低的特性。
-
公开(公告)号：CN113517865B
公开(公告)日：2022-11-22
申请号：CN202110427459.X
申请日：2021-04-20
Applicant: 重庆邮电大学
Abstract: 本发明公开了一种基于记忆多项式的功放模型及其硬件实现方法，其中，方法包括：将记忆多项式复基带模型拆分成公式和公式两个公式分别通过LUT模块和卷积模块实现；将信号x(n)输入卷积模块；将信号x(n)输入LUT模块进行联合寻址，寻找到LUT模块存储的与该输入信号相应的查找表内容，即信号x(n)|x(n)|2，x(n)|x(n)|4…x(n)|x(n)|2K；LUT模块将信号x(n)|x(n)|2，x(n)|x(n)|4…x(n)|x(n)|2K并行输出至卷积模块；通过卷积模块将信号x(n)，x(n)|x(n)|2，x(n)|x(n)|4…x(n)|x(n)|2K与外部输入的复增益系数Akq进行卷积运算，得到输出信号y(n)。与现有技术相比，本发明能够消耗更少的硬件乘法器，硬件设计更为简单，不需要过多的地址控制逻辑与时序控制逻辑，运算周期更短，提高了预失真系统的频率。
-
Patent Agency Ranking
公开(公告)号：CN113517865A
公开(公告)日：2021-10-19
申请号：CN202110427459.X
申请日：2021-04-20
Applicant: 重庆邮电大学
Abstract: 本发明公开了一种基于记忆多项式的功放模型及其硬件实现方法，其中，方法包括：将记忆多项式复基带模型拆分成公式和公式两个公式分别通过LUT模块和卷积模块实现；将信号x(n)输入卷积模块；将信号x(n)输入LUT模块进行联合寻址，寻找到LUT模块存储的与该输入信号相应的查找表内容，即信号x(n)|x(n)|2，x(n)|x(n)|4…x(n)|x(n)|2K；LUT模块将信号x(n)|x(n)|2，x(n)|x(n)|4…x(n)|x(n)|2K并行输出至卷积模块；通过卷积模块将信号x(n)，x(n)|x(n)|2，x(n)|x(n)|4…x(n)|x(n)|2K与外部输入的复增益系数Akq进行卷积运算，得到输出信号y(n)。与现有技术相比，本发明能够消耗更少的硬件乘法器，硬件设计更为简单，不需要过多的地址控制逻辑与时序控制逻辑，运算周期更短，提高了预失真系统的频率。
-
公开(公告)号：CN112953934A
公开(公告)日：2021-06-11
申请号：CN202110184365.4
申请日：2021-02-08
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种DAB低延迟实时语音广播的方法，属于数字信号广播技术领域，包括步骤：S1：采集音频；S2：采用码率为9.6kbps，带宽为NB、WB或SWB模式的EVS进行编码，将每个EVS帧封装进1个DAB的FIB中；S3：采用DAB模式III合成DAB传输帧，并将连续6个包含EVS帧的FIB按照一定规则分配在5个DAB传输帧内进行发射；S4：接收DAB帧，并采用EVS解码，播放音频。还涉及一种DAB低延迟实时语音广播系统。本发明免去了通过DAB主业务信道传输音频存在的时间交织延迟并大幅缩短了编解码时间，实际系统的整体延迟不超过100ms，低于人耳可感延迟，从而实现基于DAB的低延迟的实时语音广播。
-
公开(公告)号：CN112953934B
公开(公告)日：2022-07-08
申请号：CN202110184365.4
申请日：2021-02-08
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种DAB低延迟实时语音广播的方法，属于数字信号广播技术领域，包括步骤：S1：采集音频；S2：采用码率为9.6kbps，带宽为NB、WB或SWB模式的EVS进行编码，将每个EVS帧封装进1个DAB的FIB中；S3：采用DAB模式III合成DAB传输帧，并将连续6个包含EVS帧的FIB按照一定规则分配在5个DAB传输帧内进行发射；S4：接收DAB帧，并采用EVS解码，播放音频。还涉及一种DAB低延迟实时语音广播系统。本发明免去了通过DAB主业务信道传输音频存在的时间交织延迟并大幅缩短了编解码时间，实际系统的整体延迟不超过100ms，低于人耳可感延迟，从而实现基于DAB的低延迟的实时语音广播。
-
公开(公告)号：CN112803919A
公开(公告)日：2021-05-14
申请号：CN202011624100.3
申请日：2020-12-30
Applicant: 重庆邮电大学
IPC: H03H21/00
Abstract: 本发明公开了改进NLMS算法的稀疏系统辨识方法和滤波器和系统，用于无线通信系统中解决因为稀疏信道产生的回波问题，通过对估计滤波器迭代更新方程的ZA函数进行改进，使得ZA函数只包含加法、减法和乘法运算，相对于其他的ZASM‑NLMS算法，该算法更容易硬件实现，且复杂度更低，稳态均方差更低，稳定性更好，收敛速度更快。进一步，通过对SZASM‑NLMS算法ZA函数的ρ进行改进，若|e(n)|≤γ，则将ρ置零，得到的MZASM‑NLMS算法表现出与SZASM‑NLMS类似的性能。在硬件实现上，本发明提出的算法会有更快的数据处理速度，有利于要求高速度的硬件实现。
-
公开(公告)号：CN116401193A
公开(公告)日：2023-07-07
申请号：CN202211455846.5
申请日：2022-11-21
Applicant: 重庆邮电大学
IPC: G06F13/42
Abstract: 本发明涉及一种基于CSI‑2协议的MIPI接口接收端协议层实现方法，属于数据传输领域。本发明中，接收端组包模块在进行拆分重组运算时，不在FIFO中进行数据的重新排列，而是通过FIFO进行跨时钟域处理，通过延迟的读时钟周期在移位寄存器中进行数据拆分重组，在FIFO中写入底层协议层传出以字节为单位的数据；通过FIFO读取出N个字节数据；通过延迟的读时钟周期在移位寄存器中对N个字节数据进行重组编码运算，通过乒乓操作输出RAW格式数据。将发送端多通道传输数据给接收端时，接收端不进行通道合并，而是将多个通道的数据进行单独处理，降低了设计难度和工艺要求。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.016 seconds)
