-
公开(公告)号：CN117936493A
公开(公告)日：2024-04-26
申请号：CN202410098926.2
申请日：2024-01-24
Applicant: 重庆大学 , 华润微电子(重庆)有限公司
IPC: H01L23/495 , H01L25/07 , H01L23/367 , H01L23/473 , H02M7/00 , H02M1/00 , H02M7/5387
Abstract: 本发明涉及一种车用多芯片并联碳化硅功率模块，属于半导体器件技术领域。该碳化硅功率模块包括外壳、集成散热器基板、设置在所述集成散热器基板上的覆铜板以及焊接在所述覆铜板上的碳化硅开关单元、功率端子和信号端子。该碳化硅功率模块为三相半桥结构，每一相的半桥电路集成在一块覆铜板上，三相的覆铜板之间不存在电气连接。在单相覆铜板中，采用一体式铜框架实现碳化硅芯片之间的互联，将多个导电区连接形成半桥结构；其中，一体式铜框架通过焊接固定在覆铜板上。本发明通过一体式铜框架实现碳化硅芯片间的并联，提高了碳化硅芯片的通流能力、可靠性，并降低了寄生电感；同时，一体式铜框架做了开槽处理，可释放部分应力提高结合面的可靠性。
-
公开(公告)号：CN108376710A
公开(公告)日：2018-08-07
申请号：CN201810229412.0
申请日：2018-03-20
Applicant: 重庆大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7802 , H01L29/0684 , H01L29/66712
Abstract: 本发明涉及一种具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法，包含绝缘介质层(1)、多晶硅栅电极(2)、金属化源电极(3)、第二导电类型宽禁带半导体体区(4)、第一导电类型宽禁带半导体源接触区(5)、重掺杂第二导电类型宽禁带半导体源接触区(6)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)与金属化漏电极(10)；所述金属化源电极(3)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)和所述金属化漏电极(10)自上而下依次层叠设置。与传统VDMOSFET器件相比，在相同击穿电压情况下，本发明的半导体VDMOSFET器件的外延层电阻率较低，从而使导通电阻得到很大地降低。
-
公开(公告)号：CN117038737B
公开(公告)日：2024-11-26
申请号：CN202311230183.1
申请日：2023-09-21
Applicant: 重庆大学
Abstract: 本发明涉及一种集成JFET结构的碳化硅MOSFET器件，属于半导体技术领域。该器件包括衬底N+硅层、有源顶层硅、集成JFET和分裂栅槽形结构；所述衬底N+硅层下方设置有漏电极；所述有源顶层硅设置有N‑漂移区、电流扩展层、左侧P阱、底部P阱、P型基区、P+源区和左侧N+源区；所述分裂栅槽形结构设置有栅氧化层、栅电极和嵌入式源电极；所述左侧N+源区、P+源区、栅氧化层、嵌入式源电极和左侧P阱上方设置有源电极；所述集成JFET设置有P+源区、JFET沟道和底部P阱。本发明降低了器件的反向导通的开启电压，体二极管被抑制并且消除了双极性退化，降低了栅漏电荷，同时降低了器件开关损耗，提升了器件的性能。
-
公开(公告)号：CN117038737A
公开(公告)日：2023-11-10
申请号：CN202311230183.1
申请日：2023-09-21
Applicant: 重庆大学
Abstract: 本发明涉及一种集成JFET结构的碳化硅MOSFET器件，属于半导体技术领域。该器件包括衬底N+硅层、有源顶层硅、集成JFET和分裂栅槽形结构；所述衬底N+硅层下方设置有漏电极；所述有源顶层硅设置有N‑漂移区、电流扩展层、左侧P阱、底部P阱、P型基区、P+源区和左侧N+源区；所述分裂栅槽形结构设置有栅氧化层、栅电极和嵌入式源电极；所述左侧N+源区、P+源区、栅氧化层、嵌入式源电极和左侧P阱上方设置有源电极；所述集成JFET设置有P+源区、JFET沟道和底部P阱。本发明降低了器件的反向导通的开启电压，体二极管被抑制并且消除了双极性退化，降低了栅漏电荷，同时降低了器件开关损耗，提升了器件的性能。
-
-
-
Search Results
4
records
(took 0.034 seconds)
