-
公开(公告)号：CN119046217A
公开(公告)日：2024-11-29
申请号：CN202411107271.7
申请日：2024-08-13
Applicant: 西安空间无线电技术研究所
IPC: G06F13/42
Abstract: 本发明公开了一种基于FPGA的高速数据传输系统，包括ADC、FPGA和时钟模块，ADC集成有支持高速串行数据传输协议的数据传输接口，FPGA集成有GTH收发器，ADC的传输通道与FPGA的GTH收发器的传输通道一一对应；ADC与FPGA之间的数据传输分为物理层和协议层，在物理层，ADC与FPGA之间通过GTH收发器，对根据高速串行数据传输协议编码后的采样数据进行传输；在协议层，通过在FPGA中设计数据传输模块，利用该数据传输模块将GTH收发器接收的编码后采样数据进行解码、重组，得到ADC采样数据。本发明提高串行数据传输速率，将协议层和物理层分开，使用灵活，简化硬件系统设计。
-
公开(公告)号：CN110868229B
公开(公告)日：2021-04-13
申请号：CN201911027999.8
申请日：2019-10-28
Applicant: 西安空间无线电技术研究所
IPC: H04B1/12
Abstract: 本发明涉及一种基于共轭双极点的射频前端电路宽带补偿方法，属于电子电路技术领域；步骤一、建立具有宽带补偿结构的有源射频前端电路；步骤二、建立补偿电路，包括电阻R1、电阻R2、电阻R3、电容C1、电容C2和电容C3；步骤三、建立有源射频前端电路的传输函数H(S)；步骤四、根据传输函数H(S)，计算出该补偿网络产生的两个极点；步骤五、调整补偿电路中各元器件的数值，使第一极点P1和第二极点P2构成一对共轭极点，实现在极点频率处产生幅频增益以补偿电路整体的射频增益衰减；本发明能够达到扩大系统输入带宽的效果且降低了射频前端电路对器件自身性能的依赖，有利于实现软件无线电架构的通用化数字处理系统。
-
公开(公告)号：CN106844864B
公开(公告)日：2021-03-26
申请号：CN201611203361.1
申请日：2016-12-23
Applicant: 西安空间无线电技术研究所
IPC: G06F30/30 , G06F30/396
Abstract: 一种基于相位自同步技术的多路时钟调节方法，包括如下步骤：采用VCXO提供系统工作时钟源，通过滤波、时钟电路内部分频、锁相、同步等功能模块后，输出系统所需的多通道同步时钟，该多路时钟信号可以根据系统需求采用单端、差分信号形式传输，最终提供给ADC1至ADCn进行高速数据采集，多通道ADC完成数据采集后将采集数据传输至处理器，同步检测模块对所采集的所有通道数据进行同步误差分析，将分析结果通过同步反馈机制传递给时钟源电路进行时钟相位调节，完成时钟相位调整，保证数据采集的同步性。本发明不依赖专用同步测试设备、调节精度高、可降低系统同步设计难度、易于工程应用等优点。
-
公开(公告)号：CN112398328A
公开(公告)日：2021-02-23
申请号：CN202011331209.8
申请日：2020-11-24
Applicant: 西安空间无线电技术研究所
Abstract: 本申请公开了一种适用于复杂数模混合系统的电源启动时序自控制电路，该电路包括：复杂数模混合系统中的多种集成电路、供电模块以及无源延迟网络；其中，多种集成电路，包括数字处理器、数模混合器、时钟分配器以及专用器件；供电模块，包括开关电源，线性稳压器以及专用供电模块，开关电源用于为数字处理器以及数字混合器的数字部分供电，线性稳压器用于为数字混合器的模拟部分供电，专用供电模块用于为时钟分配器或专用器件供电；无源延迟网络，包括电阻和电容，与开关电源连接，用于控制开关电源根据预设的启动时序启动，其中，电阻值和电容值是根据开关电源的使能端预设门限电平设置的。本申请解决了现有技术中电路设计较为复杂的技术问题。
-
公开(公告)号：CN110868229A
公开(公告)日：2020-03-06
申请号：CN201911027999.8
申请日：2019-10-28
Applicant: 西安空间无线电技术研究所
IPC: H04B1/12
Abstract: 本发明涉及一种基于共轭双极点的射频前端电路宽带补偿方法，属于电子电路技术领域；步骤一、建立具有宽带补偿结构的有源射频前端电路；步骤二、建立补偿电路，包括电阻R1、电阻R2、电阻R3、电容C1、电容C2和电容C3；步骤三、建立有源射频前端电路的传输函数H(S)；步骤四、根据传输函数H(S)，计算出该补偿网络产生的两个极点；步骤五、调整补偿电路中各元器件的数值，使第一极点P1和第二极点P2构成一对共轭极点，实现在极点频率处产生幅频增益以补偿电路整体的射频增益衰减；本发明能够达到扩大系统输入带宽的效果且降低了射频前端电路对器件自身性能的依赖，有利于实现软件无线电架构的通用化数字处理系统。
-
Patent Agency Ranking
公开(公告)号：CN104135240A
公开(公告)日：2014-11-05
申请号：CN201410352815.6
申请日：2014-07-23
Applicant: 西安空间无线电技术研究所
Abstract: 一种基于环路反馈系数的全差分运放应用电路确定方法，主要解决了全差分运放应用中特有的双反馈环路难以设计和匹配的问题。步骤为：(1)化简电路，等效出前馈阻抗和反馈阻抗；(2)计算反馈网络的环路反馈系数；(3)以反馈系数为基础建立应用电路的小信号等效模型(4)利用步骤(3)中得到的模型，一次性得到应用电路共模噪声，差模增益，输入阻抗的计算公式。本发明具有简化电路设计过程，降低电路设计和匹配难度的优点。
-
公开(公告)号：CN115185598A
公开(公告)日：2022-10-14
申请号：CN202210715363.8
申请日：2022-06-22
Applicant: 西安空间无线电技术研究所
Abstract: 本发明公开了一种优先加载的FPGA重构方法及存储介质，其中，该方法包括：重构刷新控制器收到重构指令后，复位重构目标FPGA，重构刷新控制器禁止定时刷新；重构刷新控制器收到一帧加载帧后，计算加载帧帧校验，若校验正确，则重构刷新控制器计算加载帧加载地址，直接向重构目标FPGA进行在线式加载；重构刷新控制器收到一帧写入帧后，判断收到的写入帧帧计数与当前应当写入的帧计数是否一致重构刷新控制器收到一帧刷新帧后，计算刷新帧帧校验。本发明解决了传统重构方法实时性差和不能灵活应用用户新功能需求的问题。
-
公开(公告)号：CN109411370A
公开(公告)日：2019-03-01
申请号：CN201811102793.2
申请日：2018-09-20
Applicant: 西安空间无线电技术研究所
IPC: H01L21/56 , H01L23/31 , H01L23/367 , H01L23/498 , H01L25/065
Abstract: 本发明涉及一种倒装焊芯片的HTCC系统级封装结构及封装方法，尤其涉及一种适用于大功耗倒装焊芯片的HTCC一体化系统级封装结构，所述的大功耗是指倒装焊芯片的功耗不小于10W，属于系统级封装技术领域。本发明的一种适用于大功耗倒装焊芯片的数模混合高集成度HTCC一体化系统级封装结构，与现有封装结构相比，既解决了大功耗芯片散热、倒装焊和金丝键合工艺兼容的难题，又通过双密封腔体设计提高了系统集成度；满足星载数字类陶瓷系统级封装的需求，有较强的实用性和广阔的市场应用前景。
-
公开(公告)号：CN106452693A
公开(公告)日：2017-02-22
申请号：CN201610752093.2
申请日：2016-08-26
Applicant: 西安空间无线电技术研究所
IPC: H04L1/20 , G01R31/317
CPC classification number: H04L1/205 , G01R31/31709
Abstract: 一种基于双频点噪底能量分析的时钟相位抖动测量方法，包括如下步骤：采用信号源结合带通滤波器分别产生噪声较小的低频率单频点正弦波信号和高频率单频点正弦波信号；将被测时钟信号作为模数转换模块的工作时钟对两组单频点正弦波进行模数转换；对转换后的信号进行频谱分析并计算其信噪比；利用得到的低频信号信噪比计算模数转换模块的符合幅度噪声；在高频信号噪底能量中除去得到的幅度噪声分量，根据处理后的噪底能量与时钟相位抖动的关系推算被测时钟的相位抖动。本发明解决了高速时钟相位抖动测量测试步骤繁琐、仪器昂贵的问题，具有计算量低、对模数转换模块精度依赖性低、易于推广的优点。
-
公开(公告)号：CN104914917A
公开(公告)日：2015-09-16
申请号：CN201510279042.8
申请日：2015-05-27
Applicant: 西安空间无线电技术研究所
IPC: G05F1/56
Abstract: 本发明涉及一种阻值调节带隙电压电流基准源电路，属于CMOS模拟电路设计技术领域。该基准源电路中的启动电路的存在避免了电路进入零点从而保证了电路正常工作；该基准源电路中使用cascade结构，基准源电路两臂对称性好，在电源偏置及工艺偏差情况下不会较大的引入电路失调；利用Q3的负温飘系数进行补偿，基准电压的温飘系数较小；加入了电阻调节电阻，使得电阻值可控，降低了工艺偏差带来的风险；通过一个带隙结构同时提供了基准电压与基准电流的基准源。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.026 seconds)
