-
公开(公告)号：CN119046217A
公开(公告)日：2024-11-29
申请号：CN202411107271.7
申请日：2024-08-13
Applicant: 西安空间无线电技术研究所
IPC: G06F13/42
Abstract: 本发明公开了一种基于FPGA的高速数据传输系统，包括ADC、FPGA和时钟模块，ADC集成有支持高速串行数据传输协议的数据传输接口，FPGA集成有GTH收发器，ADC的传输通道与FPGA的GTH收发器的传输通道一一对应；ADC与FPGA之间的数据传输分为物理层和协议层，在物理层，ADC与FPGA之间通过GTH收发器，对根据高速串行数据传输协议编码后的采样数据进行传输；在协议层，通过在FPGA中设计数据传输模块，利用该数据传输模块将GTH收发器接收的编码后采样数据进行解码、重组，得到ADC采样数据。本发明提高串行数据传输速率，将协议层和物理层分开，使用灵活，简化硬件系统设计。
-
公开(公告)号：CN114039600A
公开(公告)日：2022-02-11
申请号：CN202111138049.X
申请日：2021-09-27
Applicant: 西安空间无线电技术研究所
IPC: H03M1/12
Abstract: 本发明提供了一种多通道高速AD同步采集装置及方法，包括数据处理板和N个数据采集板；所述数据处理板包括本振、锁相环、功分器、时钟芯片I、模拟光模块I、N个数字光模块I(N≥1)和数据处理板FPGA芯片；所述数据采集板包括模拟光模块II、SMA、时钟芯片II、数字光模块II、M个AD转换芯片(M≥1)和数据采集板FPGA芯片。本发明中装置及方法结合高速AD转换芯片自带的自动同步功能、板间同步技术以及模拟光模块、数字光模块、GTX传输技术，解决了多通道高速AD同步采集的限制，确保了多路AD数据采集的同步性及相位一致性，测量精度高，相关系数精度优于99％，相关相位精度≤±0.5°。
-
公开(公告)号：CN110868229B
公开(公告)日：2021-04-13
申请号：CN201911027999.8
申请日：2019-10-28
Applicant: 西安空间无线电技术研究所
IPC: H04B1/12
Abstract: 本发明涉及一种基于共轭双极点的射频前端电路宽带补偿方法，属于电子电路技术领域；步骤一、建立具有宽带补偿结构的有源射频前端电路；步骤二、建立补偿电路，包括电阻R1、电阻R2、电阻R3、电容C1、电容C2和电容C3；步骤三、建立有源射频前端电路的传输函数H(S)；步骤四、根据传输函数H(S)，计算出该补偿网络产生的两个极点；步骤五、调整补偿电路中各元器件的数值，使第一极点P1和第二极点P2构成一对共轭极点，实现在极点频率处产生幅频增益以补偿电路整体的射频增益衰减；本发明能够达到扩大系统输入带宽的效果且降低了射频前端电路对器件自身性能的依赖，有利于实现软件无线电架构的通用化数字处理系统。
-
公开(公告)号：CN106844864B
公开(公告)日：2021-03-26
申请号：CN201611203361.1
申请日：2016-12-23
Applicant: 西安空间无线电技术研究所
IPC: G06F30/30 , G06F30/396
Abstract: 一种基于相位自同步技术的多路时钟调节方法，包括如下步骤：采用VCXO提供系统工作时钟源，通过滤波、时钟电路内部分频、锁相、同步等功能模块后，输出系统所需的多通道同步时钟，该多路时钟信号可以根据系统需求采用单端、差分信号形式传输，最终提供给ADC1至ADCn进行高速数据采集，多通道ADC完成数据采集后将采集数据传输至处理器，同步检测模块对所采集的所有通道数据进行同步误差分析，将分析结果通过同步反馈机制传递给时钟源电路进行时钟相位调节，完成时钟相位调整，保证数据采集的同步性。本发明不依赖专用同步测试设备、调节精度高、可降低系统同步设计难度、易于工程应用等优点。
-
公开(公告)号：CN112398328A
公开(公告)日：2021-02-23
申请号：CN202011331209.8
申请日：2020-11-24
Applicant: 西安空间无线电技术研究所
Abstract: 本申请公开了一种适用于复杂数模混合系统的电源启动时序自控制电路，该电路包括：复杂数模混合系统中的多种集成电路、供电模块以及无源延迟网络；其中，多种集成电路，包括数字处理器、数模混合器、时钟分配器以及专用器件；供电模块，包括开关电源，线性稳压器以及专用供电模块，开关电源用于为数字处理器以及数字混合器的数字部分供电，线性稳压器用于为数字混合器的模拟部分供电，专用供电模块用于为时钟分配器或专用器件供电；无源延迟网络，包括电阻和电容，与开关电源连接，用于控制开关电源根据预设的启动时序启动，其中，电阻值和电容值是根据开关电源的使能端预设门限电平设置的。本申请解决了现有技术中电路设计较为复杂的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN110868229A
公开(公告)日：2020-03-06
申请号：CN201911027999.8
申请日：2019-10-28
Applicant: 西安空间无线电技术研究所
IPC: H04B1/12
Abstract: 本发明涉及一种基于共轭双极点的射频前端电路宽带补偿方法，属于电子电路技术领域；步骤一、建立具有宽带补偿结构的有源射频前端电路；步骤二、建立补偿电路，包括电阻R1、电阻R2、电阻R3、电容C1、电容C2和电容C3；步骤三、建立有源射频前端电路的传输函数H(S)；步骤四、根据传输函数H(S)，计算出该补偿网络产生的两个极点；步骤五、调整补偿电路中各元器件的数值，使第一极点P1和第二极点P2构成一对共轭极点，实现在极点频率处产生幅频增益以补偿电路整体的射频增益衰减；本发明能够达到扩大系统输入带宽的效果且降低了射频前端电路对器件自身性能的依赖，有利于实现软件无线电架构的通用化数字处理系统。
-
公开(公告)号：CN109491290A
公开(公告)日：2019-03-19
申请号：CN201811369372.6
申请日：2018-11-16
Applicant: 西安空间无线电技术研究所
IPC: G05B19/042
Abstract: 一种适用于数字处理系统的冷备份总线复用电路，首先对主控制板与多个被控制板的数据传输进行数据信号复用，每个被控制板中的多个被控FPAG采用菊花链方式互联，其次在主控制板与被控制板信号通路上增加接口阻抗隔离电路，实现对被控制板接收信号与发送信号的阻抗隔离，以及主控制板与多个被控制板的阻抗匹配，最后对接口阻抗匹配电路与对应的被控制板分别进行独立供电，使得被控制板在开关机两种状态下与主控制板的阻抗匹配，以及被控制板开机后的数据复用。
-
公开(公告)号：CN106093624B
公开(公告)日：2018-11-23
申请号：CN201610378291.7
申请日：2016-05-31
Applicant: 西安空间无线电技术研究所
IPC: G01R31/00
Abstract: 一种多通道数字相关器性能测试方法，首先产生两路非相关噪声信号，并分别进行功分处理，将功分得到的两路功分信号进行移相得到两路噪声信号，其余两路进行衰减、合路后得到第三路噪声信号，调节衰减量、移相值直至三路噪声信号满足要求，然后将三路噪声信号进行功分处理得到多路待测试源通道并送至待测试数字相关器，得到实测复相关值，同时计算得到预期复相关值，最后根据实测复相关值、预期复相关值得到待测试数字相关器精度并完成当待测试数字相关器精度测试。本发明方法通过使用切换控制矩阵器实现了待测试数字相关器多路通道同时测试，解决了现有技术中人为操作过多及长时间性能漂移引入误差的问题，具有较好的适用价值。
-
公开(公告)号：CN104135240A
公开(公告)日：2014-11-05
申请号：CN201410352815.6
申请日：2014-07-23
Applicant: 西安空间无线电技术研究所
Abstract: 一种基于环路反馈系数的全差分运放应用电路确定方法，主要解决了全差分运放应用中特有的双反馈环路难以设计和匹配的问题。步骤为：(1)化简电路，等效出前馈阻抗和反馈阻抗；(2)计算反馈网络的环路反馈系数；(3)以反馈系数为基础建立应用电路的小信号等效模型(4)利用步骤(3)中得到的模型，一次性得到应用电路共模噪声，差模增益，输入阻抗的计算公式。本发明具有简化电路设计过程，降低电路设计和匹配难度的优点。
-
公开(公告)号：CN107835005B
公开(公告)日：2021-07-13
申请号：CN201711003123.0
申请日：2017-10-24
Applicant: 西安空间无线电技术研究所
IPC: H03K17/22
Abstract: 本发明公开了一种XILINX FPGA DCM复位信号设计方法及系统。其中，该系统包括：DCM全局复位模块、DCM失锁判断模块、DCM输入输出异常判断模块和DCM模块；其中，DCM全局复位模块产生全局复位信号和锁定判断信号；DCM失锁判断模块根据锁定判断信号判断DCM锁定信号是否锁定，如果未锁定，则产生DCM失锁判断复位信号，如果锁定，则产生锁定指示信号；DCM输入输出异常判断模块根据锁定指示信号对本地时钟、DCM输入时钟和二分频时钟进行循环计数并比较，以此判断所述DCM输入输出异常判断模块是否异常。本发明解决了因输入信号不稳定等原因造成的DCM失锁或错锁从而导致的FPGA处理功能失效的问题。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.031 seconds)
