-
公开(公告)号：CN112446139B
公开(公告)日：2024-05-10
申请号：CN202011226283.3
申请日：2020-11-05
Applicant: 西安电子科技大学
IPC: G06F30/20 , G06F119/02 , G06F119/04
Abstract: 本发明属于可靠性试验技术领域，公开了一种加速试验剖面优化方法、系统、机电产品、介质及终端，根据机电产品的失效分布和加速模型构建累积失效模型；采用蒙特卡洛方法模拟失效数据；采用极大似然法估计模型参数；将产品在正常应力水平下的寿命估计值的渐进方差最小化作为优化准则。本发明基于三参数指数‑威布尔分布，使用温度作为机电产品的加速试验应力，采用步进形式作为机电产品的加速试验应力加载方式，以产品在正常应力水平下的寿命估计值的渐进方差最小化为优化准则，解决机电产品在加速寿命试验过程中出现的试验时间长和寿命估计精度低的问题。
-
公开(公告)号：CN111509344B
公开(公告)日：2021-08-20
申请号：CN202010399044.1
申请日：2020-05-12
Applicant: 西安电子科技大学
IPC: H01P1/213
Abstract: 本发明提出了一种基于高隔离度十字结耦合器的OMT双工器，包括盖板、双工器主体、固定螺钉、调谐螺钉和公共圆波导口，所述双工器主体包括十字结结构、两个相同的高频滤波器和两个相同的低频滤波器；所述十字结结构由公共圆波导端口、四个相同的波导直臂、四个相同的波导拐弯和位于十字结结构底部中心的匹配圆台组成；其中，四个相同的波导直臂与四个相同的波导拐弯相连接，两个相同的高频滤波器一端分别与十字结结构的一侧相连，该十字结结构的另一侧分别与两个相同的低频滤波器的一端相连。本发明提出的OMT双工器结构简单，设计周期短，易于加工和装配，具备较小的插入损耗和较高的隔离度，可应用于更高频段的移动终端和卫星通信系统。
-
公开(公告)号：CN111509344A
公开(公告)日：2020-08-07
申请号：CN202010399044.1
申请日：2020-05-12
Applicant: 西安电子科技大学
IPC: H01P1/213
Abstract: 本发明提出了一种基于高隔离度十字结耦合器的OMT双工器，包括盖板、双工器主体、固定螺钉、调谐螺钉和公共圆波导口，所述双工器主体包括十字结结构、两个相同的高频滤波器和两个相同的低频滤波器；所述十字结结构由公共圆波导端口、四个相同的波导直臂、四个相同的波导拐弯和位于十字结结构底部中心的匹配圆台组成；其中，四个相同的波导直臂与四个相同的波导拐弯相连接，两个相同的高频滤波器一端分别与十字结结构的一侧相连，该十字结结构的另一侧分别与两个相同的低频滤波器的一端相连。本发明提出的OMT双工器结构简单，设计周期短，易于加工和装配，具备较小的插入损耗和较高的隔离度，可应用于更高频段的移动终端和卫星通信系统。
-
公开(公告)号：CN102194885A
公开(公告)日：2011-09-21
申请号：CN201110122724.X
申请日：2011-05-12
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L21/336
Abstract: 本发明公开了一种N型隐埋沟道的碳化硅DEMOSFET器件及制作方法，主要解决现有技术中碳化硅MOSFET器件的反型层电子迁移率低和减小导通电阻与提高击穿电压之间的矛盾问题。其特点是在传统VDMOS器件结构的SiO2隔离介质(2)和P-层(7A)之间引入厚度为0.1μm、氮离子掺杂浓度为5×1015cm-3的N-隐埋沟道层(3)，在P+层(7B)和N-外延层(10)之间引入厚度为0.5～0.6μm、氮离子掺杂浓度为5×1016～1×1017cm-3的N型电流扩散层(8)，并将P阱分为P-层(7A)和P+层(7B)两层，其中P-层(7A)的厚度为0.5μm、铝离子掺杂浓度为1×1015～5×1015cm-3，P+层(7B)的厚度为0.2μm，铝离子掺杂浓度为3×1018cm-3。本发明器件具有反型层电子迁移率高、开关反应速度快和功耗低的优点，可用于大功率电气设备、太阳能模块以及混合燃料电动车。
-
公开(公告)号：CN102194885B
公开(公告)日：2013-06-26
申请号：CN201110122724.X
申请日：2011-05-12
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L21/336
Abstract: 本发明公开了一种N型隐埋沟道的碳化硅DEMOSFET器件及制作方法，主要解决现有技术中碳化硅MOSFET器件的反型层电子迁移率低和减小导通电阻与提高击穿电压之间的矛盾问题。其特点是在传统VDMOS器件结构的SiO2隔离介质(2)和P-层(7A)之间引入厚度为0.1μm、氮离子掺杂浓度为5×1015cm-3的N-隐埋沟道层(3)，在P+层(7B)和N-外延层(10)之间引入厚度为0.5～0.6μm、氮离子掺杂浓度为5×1016～1×1017cm-3的N型电流扩散层(8)，并将P阱分为P-层(7A)和P+层(7B)两层，其中P-层(7A)的厚度为0.5μm、铝离子掺杂浓度为1×1015～5×1015cm-3，P+层(7B)的厚度为0.2μm，铝离子掺杂浓度为3×1018cm-3。本发明器件具有反型层电子迁移率高、开关反应速度快和功耗低的优点，可用于大功率电气设备、太阳能模块以及混合燃料电动车。
-
Patent Agency Ranking
公开(公告)号：CN102227000B
公开(公告)日：2013-02-27
申请号：CN201110169285.8
申请日：2011-06-23
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于超级结的碳化硅MOSFET器件，主要解决现有技术中碳化硅MOSFET器件在低导通电阻时击穿电压难以提高的问题。它包括栅极(1)、SiO2氧化物介质(2)、源极(3)、N+源区(4)、P+接触区(5)、P阱(6)、JFET区(7)、N-外延层(9)、N+衬底(10)和漏极(11)，其中：N-外延层(9)的两侧，且在P阱(6)的正下方设有厚度为0.5～5μm，铝离子掺杂浓度为5×1015～1×1016cm-3的P-基(8)，以使P阱(6)和JFET区(7)拐点处的电场分布能更加均匀，提高器件的击穿电压。本发明器件具有导通电阻低、击穿电压高、开关反应速度快和功耗低的优点，可用于大功率电气设备、太阳能发电模块以及混合燃料电动车。
-
公开(公告)号：CN115145231B
公开(公告)日：2024-09-03
申请号：CN202210806672.6
申请日：2022-07-08
Applicant: 西安电子科技大学
IPC: G05B19/418
Abstract: 本发明公开了一种基于扰动事件的多品种变批量生产车间调度方法，主要解决现有方案生产效率低的问题，其实施方案为：1)构建给定零件种类下的多品种变批量生产数据集；2)通过基于网络结构特征的瓶颈识别方法结合生产数据集选取瓶颈设备集；3)结合生产数据集和瓶颈设备集这些调度资源构建生产调度优化数学模型；4)采用改进的NSGA‑Ⅲ算法求解生产调度优化数学模型，得到最优的目标值，根据该值确定加工零件所需的加工设备及在该设备上的加工时间，形成车间生产作业计划；5)对在生产作业中紧急插单的扰动事件重复1)～4)进行生产重调度。本发明能有效提高生产效率，降低生产成本，充分发挥产线的总体效能，可用于多品种变批量的产品生产制造。
-
公开(公告)号：CN102184964A
公开(公告)日：2011-09-14
申请号：CN201110122219.5
申请日：2011-05-12
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/20 , H01L21/265
Abstract: 本发明公开了一种N沟道积累型SiC IEMOSFET器件及制作方法，主要解决现有技术中SiC IEMOSFET器件沟道电子迁移率低，导体电阻大的问题。其技术特点是：在已有的SiC IEMOSFET器件结构的基础上将注入形成的导电沟道层改为由外延形成的厚度为0.1μm～0.2μm，氮离子掺杂浓度为4×1016cm-3的N-外延积累层(6′)，该外延积累层(6′)横向位于左源区N+接触(4a)与右源区N+接触(4b)之间，纵向位于隔离介质(2)和JFET区域(8)之间。本发明具有沟道电子迁移率高，导通电阻低，功耗低的优点，可应用于汽车电子、电脑和通讯等领域。
-
公开(公告)号：CN112446139A
公开(公告)日：2021-03-05
申请号：CN202011226283.3
申请日：2020-11-05
Applicant: 西安电子科技大学
IPC: G06F30/20 , G06F119/02 , G06F119/04
Abstract: 本发明属于可靠性试验技术领域，公开了一种加速试验剖面优化方法、系统、机电产品、介质及终端，根据机电产品的失效分布和加速模型构建累积失效模型；采用蒙特卡洛方法模拟失效数据；采用极大似然法估计模型参数；将产品在正常应力水平下的寿命估计值的渐进方差最小化作为优化准则。本发明基于三参数指数‑威布尔分布，使用温度作为机电产品的加速试验应力，采用步进形式作为机电产品的加速试验应力加载方式，以产品在正常应力水平下的寿命估计值的渐进方差最小化为优化准则，解决机电产品在加速寿命试验过程中出现的试验时间长和寿命估计精度低的问题。
-
公开(公告)号：CN102244099B
公开(公告)日：2013-04-17
申请号：CN201110171696.0
申请日：2011-06-23
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/265
Abstract: 本发明公开了一种外延沟道的SiC IEMOSFET器件及制作方法，主要解决现有SiC IEMOSFET器件沟道电子迁移率低，导体电阻大的问题。本发明的器件包括栅极(1)、SiO2隔离介质(2)、源极(3)、源区N+接触(4)、P+接触(5)、P-外延层(7)、JFET区域(8)、P阱(9)、N-漂移层(10)、N+衬底(11)和漏极(12)，其中：SiO2隔离介质(2)和JFET区域(8)之间设有一层厚度为0.1μm～0.2μm，氮离子掺杂浓度为3×1016cm-3的上外延沟道层(6′)，使得器件在工作状态下的导电沟道远离SiO2和SiC界面，减少表面散射对电子迁移率的影响。本发明具有沟道电子迁移率高，导通电阻低，功耗低的优点，可用于开关稳压电源、汽车电子以及功率放大器领域。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.058 seconds)
