-
公开(公告)号:CN113921596B
公开(公告)日:2024-07-02
申请号:CN202110970797.8
申请日:2021-08-23
申请人: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号: H01L29/40 , H01L29/872 , H01L21/265 , H01L21/266 , H01L21/329
摘要: 本发明涉及一种氟离子注入场环氮化镓准垂直肖特基二极管及其制备方法,该二极管包括:衬底层;外延层,设置在衬底层上,外延层包括自下而上依次层叠设置的缓冲层、导通层和势垒层,势垒层位于导通层上表面的中部;阳极,设置在势垒层上;阴极,位于导通层上未被势垒层覆盖的区域,势垒层的两侧面,以及势垒层的部分上表面;势垒层内间隔设置有若干氟注入场环,氟注入场环位于阳极和阴极之间。本发明的氟离子注入场环氮化镓准垂直肖特基二极管,将带负电荷的氟离子作为场限制环结合到三族氮化物中,制备准垂直结构的侧壁肖特基势垒金属阴极,解决了肖特基金属淀积边缘电场线拥挤的问题,从而解决准垂直肖特基二极管过早击穿的问题。
-
公开(公告)号:CN114496788A
公开(公告)日:2022-05-13
申请号:CN202111564005.3
申请日:2021-12-20
申请人: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号: H01L21/335 , H01L29/10 , H01L29/778
摘要: 本发明涉及一种P型沟道氮化镓晶体管及其制备方法,该制备方法包括:步骤1:获取具有P型沟道氮化镓结构的晶圆;步骤2:在晶圆表面的两侧外延生长重生长层,重生长层为重掺杂三族氮化物,两个重生长层之间存在间隔;步骤3:在重生长层的表面淀积欧姆金属,形成源极欧姆接触和漏极欧姆接触;步骤4:在未被重生长层覆盖的晶圆表面和部分重生长层的表面淀积栅介质层;步骤5:在栅介质层的表面淀积栅金属,形成栅电极。本发明的制备方法,在轻掺杂P型沟道层上直接外延一层重掺杂P型沟道层,避免了栅下刻蚀P型沟道层带来的高界面态密度,提高了晶体管迁移率和跨导、降低了泄漏电流、解决了晶体管阈值电压不稳定和低可靠性等问题。
-
公开(公告)号:CN113964181A
公开(公告)日:2022-01-21
申请号:CN202111046028.5
申请日:2021-09-07
申请人: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号: H01L29/06 , H01L29/872 , H01L21/329
摘要: 本发明涉及一种PN结基极耦合的氮化镓肖特基二极管及制备方法,肖特基二极管包括衬底层、外延层、欧姆电极、阳极和阴极,其中,外延层位于衬底层上,外延层包括缓冲层、接触层、漂移层和再生长势垒层,缓冲层、接触层、漂移层依次层叠,再生长势垒层设置在漂移层的侧面和部分上表面,再生长势垒层与漂移层之间形成PN结;欧姆电极位于再生长势垒层上;阳极位于漂移层和再生长势垒层上,且覆盖欧姆电极;阴极位于接触层上。该肖特基二极管中再生长势垒层与漂移层之间形成PN结,可以耗尽N型材料中的侧壁电子,起到调制电场的作用,降低了肖特基金属淀积边缘电场强度,提高击穿电压和反向击穿电压,且对正向特性影响较小,具有较高正向电流。
-
公开(公告)号:CN113921596A
公开(公告)日:2022-01-11
申请号:CN202110970797.8
申请日:2021-08-23
申请人: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号: H01L29/40 , H01L29/872 , H01L21/265 , H01L21/266 , H01L21/329
摘要: 本发明涉及一种氟离子注入场环氮化镓准垂直肖特基二极管及其制备方法,该二极管包括:衬底层;外延层,设置在衬底层上,外延层包括自下而上依次层叠设置的缓冲层、导通层和势垒层,势垒层位于导通层上表面的中部;阳极,设置在势垒层上;阴极,位于导通层上未被势垒层覆盖的区域,势垒层的两侧面,以及势垒层的部分上表面;势垒层内间隔设置有若干氟注入场环,氟注入场环位于阳极和阴极之间。本发明的氟离子注入场环氮化镓准垂直肖特基二极管,将带负电荷的氟离子作为场限制环结合到三族氮化物中,制备准垂直结构的侧壁肖特基势垒金属阴极,解决了肖特基金属淀积边缘电场线拥挤的问题,从而解决准垂直肖特基二极管过早击穿的问题。
-
公开(公告)号:CN111834454A
公开(公告)日:2020-10-27
申请号:CN202010514600.5
申请日:2020-06-08
申请人: 西安电子科技大学
IPC分类号: H01L29/778 , H01L21/335 , H01L29/417 , H01L29/423 , H01L29/20
摘要: 本发明涉及一种具有自对准源漏电极的氮化镓晶体管及其制备方法,其中,具有自对准源漏电极的氮化镓晶体管包括:衬底、复合缓冲区、沟道层、复合势垒区、源极、漏极和栅极,其中,栅极包括栅脚和栅头,栅头的宽度大于栅脚的宽度;源极靠近栅极的侧面与栅头的第一侧面位于同一垂直平面内;漏极靠近栅极的侧面与栅头的第二侧面位于同一垂直平面内。本发明的具有自对准源漏电极的氮化镓晶体管,通过源极、漏极与栅极的自对准,实现了与栅头宽度尺寸类似的源漏间距,最大程度的减小了源漏间距,降低了晶体管的源极接入电阻和漏极接入电阻,从而减小了晶体管的功率损耗和提高了晶体管的频率特性。
-
公开(公告)号:CN111710715A
公开(公告)日:2020-09-25
申请号:CN202010409092.4
申请日:2020-05-14
申请人: 西安电子科技大学
IPC分类号: H01L29/778 , H01L21/335 , H01L29/06 , H01L29/20
摘要: 本发明公开了一种具有空气腔的氮化镓微波毫米波晶体管结构,其特征在于,包括:具有氮化镓外延结构的晶圆;栅电极、源电极和漏电极,栅电极、源电极和漏电极均位于晶圆上;表面钝化层,位于晶圆上;第一中间介质层和第二中间介质层,分别位于漏电极和源电极上;掩膜层,掩膜层位于第一中间介质层和第二中间介质层上,且掩膜层、第一中间介质层和第二中间介质层、表面钝化层、漏电极和源电极在栅电极周围围绕成一空气腔;表面保护层,表面保护层位于掩膜层上。本发明去除了源电极和漏电极之间的介质,形成一个空气腔,显著减少了源电极、栅电极和漏电极之间的寄生电容,提升了器件的频率性能。
-
公开(公告)号:CN111640795A
公开(公告)日:2020-09-08
申请号:CN202010350442.4
申请日:2020-04-28
申请人: 西安电子科技大学
IPC分类号: H01L29/778 , H01L21/335 , H01L29/423
摘要: 本发明涉及一种具有弧形栅电极的氮化镓高频晶体管及制作方法,包括:晶圆结构;栅电极、源电极和漏电极,所述栅电极、所述源电极和所述漏电极设置于所述晶圆结构上,其中,所述栅电极包括栅脚和设置于所述栅脚上的栅头,所述栅头的体积大于所述栅脚的体积,所述栅头与所述栅脚的连接处为弧形。本发明的晶圆结构为氮化镓高迁移率晶体管外延结构,包括衬底层、复合缓冲区、沟道层和复合势垒区,栅电极采用弧形结构,可提高器件的工作频率、增加器件的击穿电压,使器件具有更低的导通电阻和更高的输出电流。
-
公开(公告)号:CN112466934A
公开(公告)日:2021-03-09
申请号:CN202011217956.9
申请日:2020-11-04
申请人: 西安电子科技大学
IPC分类号: H01L29/45 , H01L29/20 , H01L29/872 , H01L29/772
摘要: 本发明公开了一种n型AlN欧姆接触结构、AlN肖特基二极管及AlN场效应晶体管,其中,所述n型AlN欧姆接触结构包括晶圆结构和欧姆接触电极,其中,所述欧姆接触电极设置于所述晶圆结构上,所述晶圆结构包括自下而上依次设置的衬底层、过渡层、沟道层、渐变AlGaN层和n型GaN层,所述渐变AlGaN层中Al组分的含量自下而上逐渐从1变化到0。本发明使用n型掺杂的渐变AlGaN层,降低了欧姆接触电极与AlN之间的势垒高度,从而实现欧姆接触电极与n型AlN之间较低的欧姆接触电阻,有效降低了金属电极与n型AlN的欧姆接触电阻阻值。
-
公开(公告)号:CN112185959B
公开(公告)日:2024-03-29
申请号:CN202010887541.6
申请日:2020-08-28
申请人: 西安电子科技大学
IPC分类号: H01L27/092 , H01L29/20 , H01L29/417 , H01L29/423 , H01L29/778
摘要: 本发明涉及一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法,该CMOS反相器包括:衬底、复合缓冲层、沟道层、复合势垒层、P‑InGaN层、PMOS源电极、PMOS漏电极、PMOS绝缘介质层54、PMOS栅电极、NMOS源电极、NMOS漏电极、NMOS绝缘介质层、NMOS栅电极和互联金属。该CMOS反相器在复合势垒层上制备P‑InGaN层,可以产生空穴,耗尽复合势垒层和沟道层之间的二维电子气,与复合势垒层的界面处形成二维空穴气,从而形成PMOS的导电沟道,提高了PMOS器件的输出电流。
-
公开(公告)号:CN112185959A
公开(公告)日:2021-01-05
申请号:CN202010887541.6
申请日:2020-08-28
申请人: 西安电子科技大学
IPC分类号: H01L27/092 , H01L29/20 , H01L29/417 , H01L29/423 , H01L29/778
摘要: 本发明涉及一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法,该CMOS反相器包括:衬底、复合缓冲层、沟道层、复合势垒层、P‑InGaN层、PMOS源电极、PMOS漏电极、PMOS绝缘介质层54、PMOS栅电极、NMOS源电极、NMOS漏电极、NMOS绝缘介质层、NMOS栅电极和互联金属。该CMOS反相器在复合势垒层上制备P‑InGaN层,可以产生空穴,耗尽复合势垒层和沟道层之间的二维电子气,与复合势垒层的界面处形成二维空穴气,从而形成PMOS的导电沟道,提高了PMOS器件的输出电流。
-
-
-
-
-
-
-
-
-