-
公开(公告)号：CN118821682A
公开(公告)日：2024-10-22
申请号：CN202410794597.5
申请日：2024-06-19
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: G06F30/3308 , G06F111/08 , G06F117/02 , G06F119/02
Abstract: 本发明涉及一种基于概率计算和查找表分析的门级单粒子软错误分析方法，包括以下步骤：接收文件；基于分析待测设计工艺库文件与待测设计网表文件，提取待测设计中寄存器及其前级逻辑锥，分析SET作用到标准单元中的逻辑门后的输出响应并建立查找表；结合多层次屏蔽以及采用概率计算方法，评估待测设计中不同寄存器前级逻辑锥对SET故障的屏蔽效果及逻辑锥上SET导致寄存器生成位翻转的概率；通过门级注错仿真技术，获取寄存器因SET或SEU导致的错误翻转对整个系统软错误的贡献，形成模块级的统计数据，评估SET和SEU对系统软错误的影响。本发明综合分析SEU和SET的影响，实现单粒子软错误分析方法性能的极大提升。
-
公开(公告)号：CN119689197A
公开(公告)日：2025-03-25
申请号：CN202411797007.0
申请日：2024-12-09
Applicant: 西安电子科技大学
IPC: G01R31/26
Abstract: 本发明具体涉及一种用于NMOS晶体管的性能分析方法。所述方法包括：根据NMOS晶体管的性能特征确定对应的转移特性曲线；基于NMOS晶体管的转移特性曲线确定对应的初始阈值电压；为所述NMOS晶体管在目标方向施加不同强度的静磁场，以获取对应的阈值电压变化数据；基于所述初始阈值电压、阈值电压变化数据，确定所述NMOS晶体管对应的影响因子，并构建NMOS晶体管的影响因子与阈值电压之间的第一关联关系；其中，所述影响因子用于描述静磁场对NMOS晶体管的阈值电压的影响程度。本方案能够准确描述静磁场环境下晶体管的阈值电压磁场效应；为数字电路设计提供支持。
-
公开(公告)号：CN109815605B
公开(公告)日：2022-12-06
申请号：CN201910091118.2
申请日：2019-01-30
Applicant: 西安电子科技大学
IPC: G06F30/367
Abstract: 本发明提供一种用于单粒子效应仿真的电路系统组建方法，该方法包括以下步骤：步骤一：确定电路系统所包含的模块；步骤二：建立所有功能模块的不同层次功能模型；步骤三：编写不同层次功能模型之间的接口；步骤四：确定需要进行单粒子故障注入的模块，并配置得到该条件下的电路系统混合模型，从而可以对待注入模块进行单粒子故障注入，并对整个系统进行仿真分析。本发明实现了电路系统仿真模型在执行程序的同时又能对其中的特定模块进行单粒子故障注入，对研究系统的单粒子效应仿真有重要意义。
-
公开(公告)号：CN106209068B
公开(公告)日：2019-04-09
申请号：CN201610551799.2
申请日：2016-07-13
Applicant: 西安电子科技大学
IPC: H03K19/094 , H03K19/0185
Abstract: 本发明涉及一种基于NoC互连电容型电荷重分布的发送器，包括：差分电荷重分配容性发射器电路，当输入信号Vin为低电平时，P1导通，A1点电压上升至VDD，N1导通，B1点电压降至0，同时P3截止，所以点A1和B1之间没有电流；当输入信号Vin跳为高电平时，P1和N1都截止，同时P3导通，能使点A1和B1之间电荷重新分配实现电荷再分配，降低链路电压摆幅，进而降低链路功耗；利用容性驱动模式实现链路上数据的高速传输。同时，与负载电容串联的电容实现带宽的进一步扩展。本发明实现片上网络链路上的高速低功耗传输，可用于NoC互连下的集成电路设计。
-
公开(公告)号：CN108733504A
公开(公告)日：2018-11-02
申请号：CN201810420934.9
申请日：2018-05-04
Applicant: 西安电子科技大学
IPC: G06F11/10
Abstract: 本发明提出了一种四维奇偶校验码与汉明码相结合的存储器校验编码及检错纠错方法。该方法将四维奇偶校验码与汉明码相结合，采用双重编码的方式，首先采用四维奇偶校验码对要进行存储的数据进行编码，实现对数据位的3位纠错，然后利用可以对自身产生的校验位自我纠错的汉明码对第一重编码生成的校验码进行2次编码，解决四维奇偶校验码的校验位自我纠错存在很多限制与不足的问题，提高存储器检错纠错的可靠性；同时，本发明还对四维奇偶校验码的编码方式进行了优化设计，其生成的校验位减少到了32位。
-
Patent Agency Ranking
公开(公告)号：CN106849954A
公开(公告)日：2017-06-13
申请号：CN201611129892.0
申请日：2016-12-09
Applicant: 西安电子科技大学
CPC classification number: Y02D10/12 , H03M5/145 , G06F15/7825
Abstract: 本发明提供一种抑制串扰的低功耗编解码方法及其编解码器，能够有效减小数据传输的动态功耗，并提高数据传输的质量。本发明从减少数据间的翻转次数的角度考虑，改变数据的编码方式，相比于原始数据，翻转次数可降低37.56％，有效地降低了数据传输中的动态功耗；通过在最劣串扰情况下，插入屏蔽码的方式，在尽可能降低额外功耗的前提下，有效地减少了数据间串扰的发生。对于随机数据源，本发明在避免最劣串扰的同时，降低了37.51％的传输功耗。
-
公开(公告)号：CN106209068A
公开(公告)日：2016-12-07
申请号：CN201610551799.2
申请日：2016-07-13
Applicant: 西安电子科技大学
IPC: H03K19/094 , H03K19/0185
CPC classification number: H03K19/094 , H03K19/0185
Abstract: 本发明涉及一种基于NoC互连电容型电荷重分布的发送器，包括：差分电荷重分配容性发射器电路，当输入信号Vin为低电平时，P1导通，A1点电压上升至VDD，N1导通，B1点电压降至0，同时P3截止，所以点A1和B1之间没有电流；当输入信号Vin跳为高电平时，P1和N1都截止，同时P3导通，能使点A1和B1之间电荷重新分配实现电荷再分配，降低链路电压摆幅，进而降低链路功耗；利用容性驱动模式实现链路上数据的高速传输。同时，与负载电容串联的电容实现带宽的进一步扩展。本发明实现片上网络链路上的高速低功耗传输，可用于NoC互连下的集成电路设计。
-
公开(公告)号：CN120076358A
公开(公告)日：2025-05-30
申请号：CN202510191808.0
申请日：2025-02-21
Applicant: 西安电子科技大学
Abstract: 本申请公开了本申请提供一种具有抗强磁能力的新型双极型晶体管、控制芯片和晶体管制造方法，通过P型衬底、N型埋层，以及三个第一STI区、第二STI区、有源区和N型深阱；三个第一STI区域均并列设于N型埋层远离P型衬底的一侧；有源区和N型深阱与三个第一STI区间隔沿水平方向排列，且两个第一STI区分别位于所有源区和N型深阱的外围，有源区包括：依次层叠设置的集电极、基极，以及位于基极远离集电极一侧的第二STI区和发射极，第二STI区位于发射极和外围的第一STI区之间，发射极与基极的交界面形成BE结；有效提高了晶体管在不同频率的强磁场环境中的放大倍数稳定性和抗磁干扰能力。
-
公开(公告)号：CN120046447A
公开(公告)日：2025-05-27
申请号：CN202510218116.0
申请日：2025-02-26
Applicant: 西安电子科技大学广州研究院
IPC: G06F30/25 , G06F30/30 , G06N3/045 , G06N3/0475 , G06N3/094 , G06F30/27 , G06F18/214 , G06N3/084 , G06N3/048
Abstract: 本发明属于机器学习技术领域，具体涉及基于生成对抗网络的单粒子效应数据生成方法，通过GAN的高效数据生成能力，能够在少量真实实验数据的基础上生成与实际数据分布一致的高质量模拟数据，从而减少对实验数据的高度依赖。本发明不仅能够为机器学习模型提供多样化、高精度的训练数据，还能显著降低数据获取的时间和经济成本，有效弥补传统建模方法和现有机器学习技术的不足。通过本发明的应用，可以显著提升单粒子效应建模的精度和效率，为抗辐射加固电路的设计提供重要的技术支持，满足大规模宇航集成电路设计的实际需求。
-
公开(公告)号：CN116759456A
公开(公告)日：2023-09-15
申请号：CN202310940615.1
申请日：2023-07-28
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L23/552
Abstract: 本发明涉及一种抗单粒子辐射加固VDMOS器件结构；针对现有设计往往只关注于VDMOS器件的某一种抗单粒子能力的提升，并且一些加固技术会使得VDMOS器件的电学特性产生明显退化的问题；包括衬底和位于衬底上方的外延层；高K栅介质层位于外延层的上方中部，多晶硅栅位于高K栅介质层的上方；倒掺杂体区位于外延层内上表面的两侧，源区位于外延层内上表面且位于倒掺杂体区内，倒掺杂体区和源区分布在多晶硅栅两侧，两者横向结深之差形成沟道，接触区位于外延层内的上表面且位于倒掺杂体区内，并与源区邻接，源极金属接触位于接触区上方并覆盖部分源区，漏极金属接触位于衬底下表面；衬底、外延层、源区为N型掺杂；倒掺杂体区和接触区为P型掺杂。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.023 seconds)
