低重频短驻留条件下悬停直升机检测方法

    公开(公告)号:CN109917375B

    公开(公告)日:2023-01-03

    申请号:CN201910178459.3

    申请日:2019-03-11

    Abstract: 本发明涉及一种低重频短驻留条件下悬停直升机检测方法,低重频短驻留条件下悬停直升机检测技术通过回波预处理提高旋翼信噪比,通过低门限CFAR和二进制积累可靠检测旋翼回波,通过Hough变换和峰值检测沿多普勒维直线的检测,从而检测悬停直升机。其特征是:悬停直升机检测对雷达脉冲重复频率和驻留时间没有任何要求。

    一种基于多重加载的多FPGA软件烧写故障恢复方法

    公开(公告)号:CN112214345B

    公开(公告)日:2022-12-06

    申请号:CN202011201801.6

    申请日:2020-11-02

    Abstract: 本发明涉及一种基于多重加载的多FPGA软件烧写故障恢复方法,针对多FPGA通过逻辑控制烧写软件过程中出现的故障导致的不可逆的烧写失败问题,包括以下几个步骤:规划引导程序和工作程序在FLASH中的地址分配,其中引导程序从FLASH的基地址开始存储,保证引导程序与工作程序在FLASH存储中分开;产生多重加载模块,并将FPGA多重加载模块嵌入到引导程序中;通过JTAG电缆将引导程序烧写到FLASH的基地址中;系统断电重启,通过上位机将工作程序的配置文件下发给交换FPGA,交换FPGA复制配置文件后发给多个主FPGA,将工作程序烧写到多FLASH的约定地址;烧写完成后,系统再次断电重启,若烧写成功,则系统加载工作程序,若烧写失败,系统跳回引导程序,可继续烧写。

    一种两维数字阵列雷达快速干扰测向方法

    公开(公告)号:CN112415469B

    公开(公告)日:2023-06-20

    申请号:CN202011199102.2

    申请日:2020-11-01

    Abstract: 本发明涉及一种两维数字阵列雷达快速干扰测向方法,通过增加雷达发射静默周期,侦听周围干扰,同时通过对接收的阵元数据进行分析,设置合理的门限阈值,判定是否有干扰进入,同时通过FFT的方法快速形成方向图,进行空域滤波搜索,从而快速获得方位及俯仰维度某一纬度的指向角度,之后通过对干扰入射方向的数据进行互相关估计,完成两个维度的干扰角度配对处理,获得配对后的干扰入射角的方位、俯仰两维角度。

    基于DSP的PD雷达系统矩阵转置方法

    公开(公告)号:CN105527609A

    公开(公告)日:2016-04-27

    申请号:CN201510871070.9

    申请日:2015-12-02

    CPC classification number: G01S7/02

    Abstract: 本发明涉及一种基于DSP内部EDMA的PD雷达系统矩阵转置的方法,首先将距离向数据进行分段,将分段后的数据离散存储到DDR3中;其次通过EDMA读取一段连续地址的二维数据作为转置操作输入数据;再然后通过DSP内部函数对小块矩阵实现转置操作;最后对转置后积累向数据进行处理;本发明是针对PD雷达系统中回波数据的转置运算,通过将连续的距离向数据进行分段,利用EDMA对DDR3内连续地址读写效率较高的特性,通过离散存储连续读取以提高数据搬移效率,通过分块处理节省内部存储空间,以提高转置效率。本发明具有原理简单,易于实现,适用于PD雷达系统的信号处理和其它系统中的转置运算。

    低重频短驻留条件下悬停直升机检测方法

    公开(公告)号:CN109917375A

    公开(公告)日:2019-06-21

    申请号:CN201910178459.3

    申请日:2019-03-11

    Abstract: 本发明涉及一种低重频短驻留条件下悬停直升机检测方法,低重频短驻留条件下悬停直升机检测技术通过回波预处理提高旋翼信噪比,通过低门限CFAR和二进制积累可靠检测旋翼回波,通过Hough变换和峰值检测沿多普勒维直线的检测,从而检测悬停直升机。其特征是:悬停直升机检测对雷达脉冲重复频率和驻留时间没有任何要求。

    一种基于FPGA编程的SPI FLASH烧写方法、计算机系统及介质

    公开(公告)号:CN114237639A

    公开(公告)日:2022-03-25

    申请号:CN202111521689.9

    申请日:2021-12-13

    Abstract: 本发明涉及一种基于FPGA编程的SPI FLASH烧写方法,为了解决现有FPGA使用的数据文件和配置文件通常存储在其外挂的FLASH中,而要烧写这些文件一般需要通过JTAG下载电缆一次一片FLASH的烧写,这样会耗时较久操作不易的问题。本发明通过在FPGA内嵌的程序代码实现对其外挂的SPI FLASH进行系数和配置文件的烧写及校验。在现有相控阵雷达平台上,不需要额外的系统资源,通过在FPGA内嵌的程序代码实现对其外挂的SPI FLASH进行系数和配置文件的大批量烧写及校验。

    一种两维数字阵列雷达快速干扰测向方法

    公开(公告)号:CN112415469A

    公开(公告)日:2021-02-26

    申请号:CN202011199102.2

    申请日:2020-11-01

    Abstract: 本发明涉及一种两维数字阵列雷达快速干扰测向方法,通过增加雷达发射静默周期,侦听周围干扰,同时通过对接收的阵元数据进行分析,设置合理的门限阈值,判定是否有干扰进入,同时通过FFT的方法快速形成方向图,进行空域滤波搜索,从而快速获得方位及俯仰维度某一纬度的指向角度,之后通过对干扰入射方向的数据进行互相关估计,完成两个维度的干扰角度配对处理,获得配对后的干扰入射角的方位、俯仰两维角度。

    一种基于多重加载的多FPGA软件烧写故障恢复方法

    公开(公告)号:CN112214345A

    公开(公告)日:2021-01-12

    申请号:CN202011201801.6

    申请日:2020-11-02

    Abstract: 本发明涉及一种基于多重加载的多FPGA软件烧写故障恢复方法,针对多FPGA通过逻辑控制烧写软件过程中出现的故障导致的不可逆的烧写失败问题,包括以下几个步骤:规划引导程序和工作程序在FLASH中的地址分配,其中引导程序从FLASH的基地址开始存储,保证引导程序与工作程序在FLASH存储中分开;产生多重加载模块,并将FPGA多重加载模块嵌入到引导程序中;通过JTAG电缆将引导程序烧写到FLASH的基地址中;系统断电重启,通过上位机将工作程序的配置文件下发给交换FPGA,交换FPGA复制配置文件后发给多个主FPGA,将工作程序烧写到多FLASH的约定地址;烧写完成后,系统再次断电重启,若烧写成功,则系统加载工作程序,若烧写失败,系统跳回引导程序,可继续烧写。

Patent Agency Ranking