-
公开(公告)号：CN112306943B
公开(公告)日：2023-03-07
申请号：CN202011235118.4
申请日：2020-11-08
Applicant: 西安电子工程研究所
IPC: G06F13/42
Abstract: 本发明涉及一种基于FPGA高速SerDes的Idelay实时调整方法，属于高速串行数据传输领域。一种可以实时且动态的Idelay调整方法，可以消除由于PCB布线，管脚延时，温度等环境变化引起的time skew。本发明采用的技术方案是将SerDes输入的P端作为主支路，将N端作为从支路，并将主从支路的Idelay值相差1/2的数据跳变周期，根据传输链路中的“0”，“1”跳变时刻，实时分析采样值，从而获得合适的Idelay值。
-
公开(公告)号：CN112415469A
公开(公告)日：2021-02-26
申请号：CN202011199102.2
申请日：2020-11-01
Applicant: 西安电子工程研究所
Abstract: 本发明涉及一种两维数字阵列雷达快速干扰测向方法，通过增加雷达发射静默周期，侦听周围干扰，同时通过对接收的阵元数据进行分析，设置合理的门限阈值，判定是否有干扰进入，同时通过FFT的方法快速形成方向图，进行空域滤波搜索，从而快速获得方位及俯仰维度某一纬度的指向角度，之后通过对干扰入射方向的数据进行互相关估计，完成两个维度的干扰角度配对处理，获得配对后的干扰入射角的方位、俯仰两维角度。
-
公开(公告)号：CN112306943A
公开(公告)日：2021-02-02
申请号：CN202011235118.4
申请日：2020-11-08
Applicant: 西安电子工程研究所
IPC: G06F13/42
Abstract: 本发明涉及一种基于FPGA高速SerDes的Idelay实时调整方法，属于高速串行数据传输领域。一种可以实时且动态的Idelay调整方法，可以消除由于PCB布线，管脚延时，温度等环境变化引起的time skew。本发明采用的技术方案是将SerDes输入的P端作为主支路，将N端作为从支路，并将主从支路的Idelay值相差1/2的数据跳变周期，根据传输链路中的“0”，“1”跳变时刻，实时分析采样值，从而获得合适的Idelay值。
-
公开(公告)号：CN112415469B
公开(公告)日：2023-06-20
申请号：CN202011199102.2
申请日：2020-11-01
Applicant: 西安电子工程研究所
Abstract: 本发明涉及一种两维数字阵列雷达快速干扰测向方法，通过增加雷达发射静默周期，侦听周围干扰，同时通过对接收的阵元数据进行分析，设置合理的门限阈值，判定是否有干扰进入，同时通过FFT的方法快速形成方向图，进行空域滤波搜索，从而快速获得方位及俯仰维度某一纬度的指向角度，之后通过对干扰入射方向的数据进行互相关估计，完成两个维度的干扰角度配对处理，获得配对后的干扰入射角的方位、俯仰两维角度。
-
-
-
Search Results
4
records
(took 0.026 seconds)
