-
公开(公告)号：CN110634527B
公开(公告)日：2021-06-22
申请号：CN201810661673.X
申请日：2018-06-25
Applicant: 西安格易安创集成电路有限公司 , 上海格易电子有限公司 , 北京兆易创新科技股份有限公司
Abstract: 本发明实施例提供了一种非易失存储器处理方法及装置，该方法包括：获取非易失存储器中的当前数据编程状态；根据所述当前数据编程状态，确定调节电压；确定当前编程脉冲对应的第一电压；根据所述调节电压和所述第一电压，确定下一编程脉冲对应的第二电压；在所述下一编程脉冲中，根据所述第二电压进行编程操作。本发明实施例中，第二电压是根据当前的对非易失存储器的实际编程情况确定的，在下一编程脉冲中根据第二电压进行编程操作，可以实现对非易失存储器的整个编程过程中，进行可靠且高效的编程操作。
-
公开(公告)号：CN110634527A
公开(公告)日：2019-12-31
申请号：CN201810661673.X
申请日：2018-06-25
Applicant: 西安格易安创集成电路有限公司 , 上海格易电子有限公司 , 北京兆易创新科技股份有限公司
Abstract: 本发明实施例提供了一种非易失存储器处理方法及装置，该方法包括：获取非易失存储器中的当前数据编程状态；根据所述当前数据编程状态，确定调节电压；确定当前编程脉冲对应的第一电压；根据所述调节电压和所述第一电压，确定下一编程脉冲对应的第二电压；在所述下一编程脉冲中，根据所述第二电压进行编程操作。本发明实施例中，第二电压是根据当前的对非易失存储器的实际编程情况确定的，在下一编程脉冲中根据第二电压进行编程操作，可以实现对非易失存储器的整个编程过程中，进行可靠且高效的编程操作。
-
公开(公告)号：CN110634525A
公开(公告)日：2019-12-31
申请号：CN201810664594.4
申请日：2018-06-25
Applicant: 西安格易安创集成电路有限公司 , 上海格易电子有限公司 , 北京兆易创新科技股份有限公司
Abstract: 本发明实施例提供了一种非易失存储器处理方法及装置，该方法包括：获取非易失存储器中的当前擦除脉冲状态；根据所述当前擦除脉冲状态，确定调节电压；确定当前擦除脉冲对应的第一电压；根据所述调节电压和所述第一电压，确定下一擦除脉冲对应的第二电压；在所述下一擦除脉冲中，根据所述第二电压进行擦除操作。本发明实施例中，第二电压是根据当前的对非易失存储器的实际擦除情况确定的，在下一擦除脉冲中根据第二电压进行擦除操作，可以实现对非易失存储器的整个擦除过程中，进行可靠且高效的擦除操作。
-
公开(公告)号：CN110634525B
公开(公告)日：2021-06-15
申请号：CN201810664594.4
申请日：2018-06-25
Applicant: 西安格易安创集成电路有限公司 , 上海格易电子有限公司 , 北京兆易创新科技股份有限公司
Abstract: 本发明实施例提供了一种非易失存储器处理方法及装置，该方法包括：获取非易失存储器中的当前擦除脉冲状态；根据所述当前擦除脉冲状态，确定调节电压；确定当前擦除脉冲对应的第一电压；根据所述调节电压和所述第一电压，确定下一擦除脉冲对应的第二电压；在所述下一擦除脉冲中，根据所述第二电压进行擦除操作。本发明实施例中，第二电压是根据当前的对非易失存储器的实际擦除情况确定的，在下一擦除脉冲中根据第二电压进行擦除操作，可以实现对非易失存储器的整个擦除过程中，进行可靠且高效的擦除操作。
-
公开(公告)号：CN107978592B
公开(公告)日：2020-11-10
申请号：CN201610936583.8
申请日：2016-10-24
Applicant: 北京兆易创新科技股份有限公司
Abstract: 本发明公开了多层电容及其制造方法，其中，该方法包括：在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中所述至少一个阻挡凹槽位于所述两个隔离凹槽之间；对所述两个隔离凹槽和全部所述阻挡凹槽进行氧化物填充，并使得所述氧化物高于所述有源层的表面；在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层。本发明通过在有源层中添加至少一个阻挡凹槽并对其进行氧化物填充，使得氧化物高于有源层的表面，在对浮栅进行研磨时，阻挡凹槽中填充的氧化物会阻挡对浮栅过度研磨，使得多层电容浮栅的厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。
-
Patent Agency Ranking
公开(公告)号：CN107978592A
公开(公告)日：2018-05-01
申请号：CN201610936583.8
申请日：2016-10-24
Applicant: 北京兆易创新科技股份有限公司
CPC classification number: H01L23/642 , H01L28/40 , H01L28/60
Abstract: 本发明公开了多层电容及其制造方法，其中，该方法包括：在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中所述至少一个阻挡凹槽位于所述两个隔离凹槽之间；对所述两个隔离凹槽和全部所述阻挡凹槽进行氧化物填充，并使得所述氧化物高于所述有源层的表面；在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层。本发明通过在有源层中添加至少一个阻挡凹槽并对其进行氧化物填充，使得氧化物高于有源层的表面，在对浮栅进行研磨时，阻挡凹槽中填充的氧化物会阻挡对浮栅过度研磨，使得多层电容浮栅的厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。
-
公开(公告)号：CN107994021B
公开(公告)日：2020-07-10
申请号：CN201610936627.7
申请日：2016-10-24
Applicant: 北京兆易创新科技股份有限公司
IPC: H01L27/11521
Abstract: 本发明公开了闪存及其制造方法，其中该方法包括：依次同时刻蚀电容区和外围区中的绝缘层、浮栅层和隧穿氧化层，以在电容区中形成初始源极引出区和初始漏极引出区；在初始源极引出区、初始漏极引出区和绝缘层上形成控制栅层；同时刻蚀初始源极引出区、初始漏极引出区和外围区中的控制栅层，以在电容区中形成最终源极引出区和最终漏极引出区。本发明通过依次同时刻蚀电容区和外围区中的绝缘层、浮栅层和隧穿氧化层，然后同时刻蚀初始源极引出区、初始漏极引出区和外围区中的控制栅层，在电容区中形成最终源极引出区和最终漏极引出区，实现了在形成源极引出区和漏极引出区时，减少了对有源层的损伤。
-
公开(公告)号：CN107994021A
公开(公告)日：2018-05-04
申请号：CN201610936627.7
申请日：2016-10-24
Applicant: 北京兆易创新科技股份有限公司
IPC: H01L27/11521
Abstract: 本发明公开了闪存及其制造方法，其中该方法包括：依次同时刻蚀电容区和外围区中的绝缘层、浮栅层和隧穿氧化层，以在电容区中形成初始源极引出区和初始漏极引出区；在初始源极引出区、初始漏极引出区和绝缘层上形成控制栅层；同时刻蚀初始源极引出区、初始漏极引出区和外围区中的控制栅层，以在电容区中形成最终源极引出区和最终漏极引出区。本发明通过依次同时刻蚀电容区和外围区中的绝缘层、浮栅层和隧穿氧化层，然后同时刻蚀初始源极引出区、初始漏极引出区和外围区中的控制栅层，在电容区中形成最终源极引出区和最终漏极引出区，实现了在形成源极引出区和漏极引出区时，减少了对有源层的损伤。
-
公开(公告)号：CN105047578A
公开(公告)日：2015-11-11
申请号：CN201510424012.1
申请日：2015-07-17
Applicant: 北京兆易创新科技股份有限公司
IPC: H01L21/66
CPC classification number: H01L22/30
Abstract: 本发明公开了一种晶体管的评估方法，该评估方法包括：将周期为T的第一脉冲信号施加在所述晶体管的第一端；在经过至少n个周期之后，对所述晶体管进行电性能测试，以获得第一参数，其中，n为大于或等于1的正整数；根据对所述晶体管初始参数和所述第一参数进行比较，以评估所述晶体管的可靠性。本发明能够快速的评估晶体管的可靠性，缩短工艺开发周期，实现在量产过程中对每个晶体管晶圆进行可靠性监控。
-
公开(公告)号：CN105047578B
公开(公告)日：2018-05-11
申请号：CN201510424012.1
申请日：2015-07-17
Applicant: 北京兆易创新科技股份有限公司
IPC: H01L21/66
Abstract: 本发明公开了一种晶体管的评估方法，该评估方法包括：将周期为T的第一脉冲信号施加在所述晶体管的第一端；在经过至少n个周期之后，对所述晶体管进行电性能测试，以获得第一参数，其中，n为大于或等于1的正整数；根据对所述晶体管初始参数和所述第一参数进行比较，以评估所述晶体管的可靠性。本发明能够快速的评估晶体管的可靠性，缩短工艺开发周期，实现在量产过程中对每个晶体管晶圆进行可靠性监控。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.058 seconds)
