公开(公告)号：CN105047578B

公开(公告)日：2018-05-11

申请号：CN201510424012.1

申请日：2015-07-17

Applicant: 北京兆易创新科技股份有限公司

Inventor： 何永 ,  冯骏 ,  王者伟

IPC: H01L21/66

Abstract: 本发明公开了一种晶体管的评估方法，该评估方法包括：将周期为T的第一脉冲信号施加在所述晶体管的第一端；在经过至少n个周期之后，对所述晶体管进行电性能测试，以获得第一参数，其中，n为大于或等于1的正整数；根据对所述晶体管初始参数和所述第一参数进行比较，以评估所述晶体管的可靠性。本发明能够快速的评估晶体管的可靠性，缩短工艺开发周期，实现在量产过程中对每个晶体管晶圆进行可靠性监控。

公开(公告)号：CN107978591A

公开(公告)日：2018-05-01

申请号：CN201610935488.6

申请日：2016-10-24

Applicant: 北京兆易创新科技股份有限公司

Inventor： 何永 ,  冯骏 ,  王者伟

IPC: H01L23/64

Abstract: 本发明公开了多层电容及其制造方法，其中制造方法包括：在有源层表面形成两个隔离凹槽和至少一个引出凹槽，其中全部引出凹槽位于两个隔离凹槽之间,对两个隔离凹槽和全部引出凹槽进行氧化物填充；在两个隔离凹槽和全部引出凹槽之外的有源层表面上形成隧穿氧化层，并在隧穿氧化层和氧化物上形成浮栅层；在每个引出凹槽中氧化物正上方的浮栅中，形成浮栅引出电极以将浮栅引出。本发明通过在有源层中形成至少一个引出凹槽，并在其中填充氧化物，然后在该氧化物的正上方形成浮栅引出电极，使浮栅引出电极和有源层之间隔有该氧化物，即使浮栅层的厚度由于研磨变薄，浮栅引出电极也不会使得浮栅层和有源层短接。

公开(公告)号：CN104979354B

公开(公告)日：2018-02-09

申请号：CN201410128739.0

申请日：2014-04-01

Applicant: 北京兆易创新科技股份有限公司

Inventor： 冯骏 ,  舒清明

IPC: H01L27/11524

Abstract: 本发明公开了一种ETOX NOR型闪存的结构及其制作方法，其中，ETOX NOR型闪存的结构包括：P型衬底；位于所述P型衬底中的深N型阱区和P型阱区，其中，所述P型阱区位于所述深N型阱区上；位于所述P型阱区中的第一沟槽；位于所述P型阱区中的表面沟道层，以及衬在所述第一沟槽的内壁和覆盖在所述表面沟道层的表面的隧道氧化层；位于所述隧道氧化层上的浮栅和位于所述隧道氧化层下的有源区；以及位于所述浮栅上的多晶硅间电介质层和位于所述多晶硅间电介质层上的控制栅。本发明在保证存储单元的沟道长度足够长的情况下，可以使浮栅的宽度微缩，从而可以使ETOX NOR型闪存能够微缩至45nm节点以下。

公开(公告)号：CN104600032B

公开(公告)日：2017-10-03

申请号：CN201410855874.5

申请日：2014-12-31

Applicant: 北京兆易创新科技股份有限公司

Inventor： 冯骏 ,  舒清明

IPC: H01L27/11524

Abstract: 本发明公开了一种或非门闪存存储器的制作方法，包括：形成有源区和深隔离槽，并在深隔离槽内形成隔离氧化层；形成浅隔离槽；在浅隔离槽内露出的基底表面形成沟道区、隧穿氧化层和浮栅层；刻蚀隔离氧化层；在浅隔离槽内形成层间介电质层和控制栅层；将相邻的两个浅隔离槽分为一组，刻蚀每组浅隔离槽之间的牺牲层和隔离氧化层；刻蚀牺牲层，露出基底；在控制栅层和隔离氧化层的侧壁形成侧壁薄膜层；形成公用源极线和漏极下层接触孔；刻蚀控制栅层，依次形成合金层和氮化硅层；形成漏极上层接触孔。本发明所述的或非门闪存存储器的制作方法使得或非门闪存存储器能够微缩至45纳米，且制作工艺简单、成本低。

公开(公告)号：CN104576649B

公开(公告)日：2017-06-20

申请号：CN201410854600.4

申请日：2014-12-31

Applicant: 北京兆易创新科技股份有限公司

Inventor： 冯骏 ,  舒清明

IPC: H01L27/11521 ,  H01L29/423

Abstract: 本发明公开了一种或非门闪存存储器，包括：基底，在第一方向上开有深隔离槽，在第二方向上开有浅隔离槽，所述深隔离槽的深度大于所述浅隔离槽的深度；氧化层，位于深隔离槽内；沟道区，位于浅隔离槽内；隧穿氧化层，位于沟道区之上；浮栅层，位于隧穿氧化层之上；控制栅层，位于浮栅层之上；层间介电质层，位于浮栅层和控制栅层之间；薄膜层；依次位于控制栅层之上的合金层、氮化硅层；源极；漏极；第一金属层，位于源极和漏极之上；第二金属层，位于漏极之上的第一金属层之上；隔离层。本发明所述的或非门闪存存储器的浮栅埋入基底内，能够使得在平面尺寸不变的条件下将隔离槽长度增加，满足器件运行需要，进而能够微缩至45纳米以下。

公开(公告)号：CN104134626B

公开(公告)日：2017-06-13

申请号：CN201310162577.8

申请日：2013-05-03

Applicant: 北京兆易创新科技股份有限公司

Inventor： 于法波 ,  熊涛 ,  冯骏 ,  许毅胜 ,  吴楠

IPC: H01L21/762 ,  H01L21/027 ,  H01L21/033

Abstract: 本发明公开了一种浅沟槽隔离结构的制造方法。该浅沟槽隔离结构的制造方法包括：在衬底上形成多层掩模层；在多层掩模层上形成光刻胶层；对光刻胶层进行曝光，得到第一光刻胶图样；对第一光刻胶图样进行刻蚀，得到第二光刻胶图样；以第二光刻胶图样作为阻挡层，刻蚀第一掩模层，得到第一掩模层图样，其中第一掩模层为多层掩模层最上方的掩模层；以第一掩模层图样作为阻挡层，淀积预定宽度的氮化硅；以及，依次刻蚀氮化硅、多层掩模层和衬底，得到浅沟槽隔离结构。通过本发明，实现了在不采用ArF光刻机的情况下制造工艺节点为65nm及以下的器件的浅沟槽隔离结构。

公开(公告)号：CN104134626A

公开(公告)日：2014-11-05

申请号：CN201310162577.8

申请日：2013-05-03

Applicant: 北京兆易创新科技股份有限公司

Inventor： 于法波 ,  熊涛 ,  冯骏 ,  许毅胜 ,  吴楠

IPC: H01L21/762 ,  H01L21/027 ,  H01L21/033

CPC classification number: H01L21/76224 ,  H01L21/0274 ,  H01L21/0332

Abstract: 本发明公开了一种浅沟槽隔离结构的制造方法。该浅沟槽隔离结构的制造方法包括：在衬底上形成多层掩模层；在多层掩模层上形成光刻胶层；对光刻胶层进行曝光，得到第一光刻胶图样；对第一光刻胶图样进行刻蚀，得到第二光刻胶图样；以第二光刻胶图样作为阻挡层，刻蚀第一掩模层，得到第一掩模层图样，其中第一掩模层为多层掩模层最上方的掩模层；以第一掩模层图样作为阻挡层，淀积预定宽度的氮化硅；以及，依次刻蚀氮化硅、多层掩模层和衬底，得到浅沟槽隔离结构。通过本发明，实现了在不采用ArF光刻机的情况下制造工艺节点为65nm及以下的器件的浅沟槽隔离结构。

公开(公告)号：CN104600033B

公开(公告)日：2018-07-06

申请号：CN201410855875.X

申请日：2014-12-31

Applicant: 北京兆易创新科技股份有限公司

Inventor： 冯骏 ,  舒清明

IPC: H01L27/11524

Abstract: 本发明公开了一种或非门闪存存储器及其制作方法，该方法包括：刻蚀半导体衬底，形成有源区和沟道区，沟道区延伸至基底内，露出基底；在沟道区内露出的基底的底部及侧壁形成隧穿栅氧层；在基底底部的隧穿栅氧层之上形成浮栅层，浮栅层上表面的高度高于基底上表面的高度，且浮栅层上表面的高度低于牺牲层上表面的高度；在浮栅层之上以及浮栅层之上的沟道区侧壁形成层间介电质层；在浮栅层之上的层间介电质层之上形成控制栅层；刻蚀牺牲层及沟道区侧壁的层间介电质层，露出基底；在浮删层两侧露出的基底表面分别形成源极和漏极。本发明所述的或非门闪存存储器及其制作方法能够使得或非门闪存存储器微缩到45纳米以下，且制作工艺简单、适合量产。

公开(公告)号：CN104143552B

公开(公告)日：2018-02-06

申请号：CN201310164838.X

申请日：2013-05-07

Applicant: 北京兆易创新科技股份有限公司

Inventor： 吴楠 ,  冯骏

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/06

Abstract: 本发明公开了一种电子捕获存储单元，包含沟道（26）以及相邻两个沟道之间的绝缘层（25），并且还包含沟道控制栅（27），位于绝缘层（25）中，并且为电的良导体。本发明通过加入沟道控制栅，控制一条物理意义上的沟道靠近沟道控制栅的两侧，即第一存储单元和第二存储单元分别打开和关闭，这样一个现有技术的存储单元可以存储两位信息，因此，存储密度变高，单位存储成本降低。

公开(公告)号：CN105655245A

公开(公告)日：2016-06-08

申请号：CN201410641700.9

申请日：2014-11-13

Applicant: 北京兆易创新科技股份有限公司

Inventor： 魏征 ,  冯骏

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/788

Abstract: 本发明提供了一种提高闪存存储性能的方法和装置，以解决在提高闪存存储性能的同时，影响擦除速度的问题。所述方法包括：将待注入到闪存的浮栅中的离子划分为多份；将划分后的多份离子分多次注入到所述浮栅中，以使所述浮栅中的离子浓度呈现梯度分布；使用所述浓度呈现梯度分布的离子吸附所述浮栅中充入的电子。本发明将待注入到闪存的浮栅中的离子划分为多份，将划分后的多份离子分多次注入到浮栅中，以使浮栅中的离子浓度呈现梯度分布，浓度呈现梯度分布的离子使浮栅中形成固有的内电场，增加了吸附浮栅中充入的电子的能力，而且，没有改变浮栅周边绝缘层的厚度，对闪存的擦除性能没有造成影响。