-
公开(公告)号：CN118981448A
公开(公告)日：2024-11-19
申请号：CN202410975716.7
申请日：2024-07-19
申请人： 西安微电子技术研究所 , 西北工业大学
摘要： 本发明公开了一种基于多核处理器的标准计算节点设计系统及方法，包括供电管理单元，供电管理单元与处理单元和健康管理单元连接，分别给处理单元和健康管理单元供电，处理单元与健康管理单元双向连通，其中，处理单元用于读取健康管理单元输出程序信息，实现程序加载，健康管理单元用于读取处理单元输出健康数据，对其进行状态监控，本发明旨在实现一种基于多核处理器的标准计算节点设计系统，作为星载高性能实时处理计算机的标准计算节点，可满足当前星载高性能图像实时处理的硬件需求，实现数据在星上的图像数据分类提取、实时处理和快速融合能力。
-
公开(公告)号：CN117608219A
公开(公告)日：2024-02-27
申请号：CN202311576693.4
申请日：2023-11-23
申请人： 西安微电子技术研究所
IPC分类号： G05B19/042 , G06F13/42
摘要： 本发明公开了一种全链路星上健康监测系统和方法，包括FPGA和若干条I2C总线；所述FPGA连接若干条I2C总线，若干条I2C总线对应挂接系统内若干个待监测板上的I2C接口器件，一个I2C接口器件连接有若干个不同功能的I2C传感器用于进行各待监测板的健康数据监测；每条I2C总线对接系统内一个待监测板上的所有健康功能数据；各个待监测板按顺序采集的数据通过FPGA与处理器进行数据交互。本发明中系统采用器件占比少、成本低、外围电路简单、采集方便，可灵活进行裁剪和扩张，实现了在不同航天器等星上电子系统中灵活应用监测当前全局系统健康状态情况。
-
公开(公告)号：CN113283251B
公开(公告)日：2023-05-30
申请号：CN202110656400.8
申请日：2021-06-11
申请人： 西安微电子技术研究所
摘要： 本发明公开了一种基于二维流水线的N邻域累加/或的运算装置，属于数字电路领域。一种基于二维流水线的N邻域累加/或的运算装置，包括行累加和模块及累加和流水线；所述行累加和模块用于对输入数据进行累加操作，依次对每行图像M个相邻数据的累加计算，对于每行数据，产生(X‑M+1)个行累加结果；所述累加和流水线用于多行数据之间的累加；本发明可在行、列两个维度对邻域内像素进行流水的或/累加计算，有效降低资源开销，提升计算效率，计算规模可配置以适应不同邻域。本发明提出的N邻域或/累加的运算装置，结构简单，配置灵活，可有效降低资源开销，提高计算效率。
-
公开(公告)号：CN113283251A
公开(公告)日：2021-08-20
申请号：CN202110656400.8
申请日：2021-06-11
申请人： 西安微电子技术研究所
摘要： 本发明公开了一种基于二维流水线的N邻域累加/或的运算装置，属于数字电路领域。一种基于二维流水线的N邻域累加/或的运算装置，包括行累加和模块及累加和流水线；所述行累加和模块用于对输入数据进行累加操作，依次对每行图像M个相邻数据的累加计算，对于每行数据，产生(X‑M+1)个行累加结果；所述累加和流水线用于多行数据之间的累加；本发明可在行、列两个维度对邻域内像素进行流水的或/累加计算，有效降低资源开销，提升计算效率，计算规模可配置以适应不同邻域。本发明提出的N邻域或/累加的运算装置，结构简单，配置灵活，可有效降低资源开销，提高计算效率。
-
公开(公告)号：CN111800345B
公开(公告)日：2022-04-26
申请号：CN202010613380.1
申请日：2020-06-30
申请人： 西安微电子技术研究所
摘要： 本发明公开了一种高可靠星座组网空间路由器电路，本发明通过路由计算单元、交换转发单元、管控单元和复位系统，软件在轨重构时，接收到上注数据，如果上注目标是路由计算CPU，则加载与控制FPGA将其写入到对应的FLASH备存储区；如果上注目标是接口处理FPGA或交换处理FPGA，则加载与控制FPGA通过UART接口送给专用刷新芯片，刷新芯片将其写入FLASH备份存储区。本发明融合冗余容错技术、在轨重构技术，满足产品高可靠和空间环境适应性要求。在此基础上开发的空间路由器在卫星星座组网中有广泛的应用基础，并能够在组网星座中推广应用，具有较好的市场前景、经济效益和社会效益。
-
公开(公告)号：CN111694305B
公开(公告)日：2021-11-09
申请号：CN202010538073.1
申请日：2020-06-12
申请人： 西安微电子技术研究所
IPC分类号： G05B19/042
摘要： 本发明公开了一种异构多核无人机控制计算机，包括三个CPU模块、两个MIO模块、两个图像处理模块以及电源变换模块，CPU模块通过单机内总线连接MIO和图像处理模块；CPU模块、MIO模块和图像处理模块均通过内部总线连接Flexray总线，同时通过Flexray总线外扩连接外部设备；三个CPU模块之间通过CCDL进行数据和信息交换,电源变换模块分别为CPU模块和MIO模块提供电源；本发明用异构多核以及多余度同步的计算机系统架构和模块的设计实现了高性能的无人机控制计算机集中式管理，能实现基于异构多核的综合数据处理、模拟量输入输出、数据量输入输出、串行总线的输入输出以及Flexray总线和硬线同步的同步方式的余度设计，实现飞行的自主控制，提升了无人机控制计算机的性能和可靠性。
-
公开(公告)号：CN111679995B
公开(公告)日：2021-09-28
申请号：CN202010567433.0
申请日：2020-06-19
申请人： 西安微电子技术研究所
摘要： 本发明公开了一种基于1553B总线的空间计算机嵌入式管理执行单元，包括处理器、FLASH存储器、1553B总线处理器以及1553B总线收发器，处理器设有模拟量采集通道、DA输出以及指令发送通道；1553B总线处理器与1553B总线收发器通过串行总线连接；1553B总线处理器与处理器之间均设置第一电平转换器；指令发送通道通过指令驱动器实现，指令驱动器与处理器通过数据总线连接；1553B总线处理器是用于1553B总线协议转换，1553B总线收发器为1553B总线收发驱动；本发明所述模块集成的处理器最小系统、1553B总线控制器、模拟量采集以及指令输出接口为大卫星领域在空间计算机中应用的标准设计，能够作为核心处理模块，在外围配以接口电路能组成完整的空间计算机，有助于减少设计周期和设计成本。
-
公开(公告)号：CN115189753B
公开(公告)日：2023-08-15
申请号：CN202210800652.8
申请日：2022-07-08
申请人： 西安微电子技术研究所 , 中国空间技术研究院
IPC分类号： H04B7/185
摘要： 本发明提供了一种应用于卫星通信基带信号处理模块的硬件电路，作为星载通信信号处理类计算机的重要组成部分，将星载模块分为信号处理单元、高速AD单元、高速DA单元、复位单元、时钟管理单元和供电单元，实现1路高速连续信号的中频下变频、再生解调以及译码，将有效数据转发；并通过高速DA单元中对对高速输入数据进行编码调制，实现2路信号的发送功能，调制信号功率根据遥控指令可变；本发明可满足当前卫星通信基带信号处理的硬件需求，采用抗辐照器件的同时采取定时刷新、复位系统、备份存储等冗余容错技术来增强产品的空间环境适应性，提高产品的可靠性指标，并具有在FPGA软件重构功能，提高产品应用的灵活性。
-
公开(公告)号：CN115189753A
公开(公告)日：2022-10-14
申请号：CN202210800652.8
申请日：2022-07-08
申请人： 西安微电子技术研究所 , 中国空间技术研究院
IPC分类号： H04B7/185
摘要： 本发明提供了一种应用于卫星通信基带信号处理模块的硬件电路，作为星载通信信号处理类计算机的重要组成部分，将星载模块分为信号处理单元、高速AD单元、高速DA单元、复位单元、时钟管理单元和供电单元，实现1路高速连续信号的中频下变频、再生解调以及译码，将有效数据转发；并通过高速DA单元中对对高速输入数据进行编码调制，实现2路信号的发送功能，调制信号功率根据遥控指令可变；本发明可满足当前卫星通信基带信号处理的硬件需求，采用抗辐照器件的同时采取定时刷新、复位系统、备份存储等冗余容错技术来增强产品的空间环境适应性，提高产品的可靠性指标，并具有在FPGA软件重构功能，提高产品应用的灵活性。
-
公开(公告)号：CN111679933A
公开(公告)日：2020-09-18
申请号：CN202010507239.3
申请日：2020-06-05
申请人： 西安微电子技术研究所
摘要： 本发明公开了一种外扩Flash程序存储区扩展EDAC校验电路及读写方法，处理器接口与外扩FLASH中间增加总线驱动器、与门、或门以及非门用于实现对外扩FLASH2的读写操作；数据线D[0:7]和校验位PD[0:7]通过总线驱动器与FLASH的数据线连接，为防止数据线冲突，通过GPIO5、GPIO6以及与门、或门和非门组合逻辑来控制总线驱动器的OE使能端来选通；可应用于空间计算机小型化SIP模块内部FLASH外扩EDAC功能，该功能可有效提高FLASH作为程序存储区空间抗单粒子翻转能力，在满足整机功能性能的前提下，大幅度提高FLASH作为程序存储区在空间环境的抗单粒子翻转能力，并提高整机的可靠性，而且满足空间计算机设计标准化、小型化、国产化的需求。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.039 秒)
