-
公开(公告)号：CN114153498A
公开(公告)日：2022-03-08
申请号：CN202111482674.6
申请日：2018-11-30
申请人： 英特尔公司
发明人： R·萨德 , S·卢巴诺维奇 , A·格雷德斯廷 , Z·斯波比尔 , A·海内克 , R·凡伦天 , M·J·查尼 , B·托尔 , J·科巴尔 , E·乌尔德-阿迈德-瓦尔 , M·阿德尔曼
摘要： 本文详述的实施例涉及用于加载片寄存器对的系统和方法。在一个示例中，一种处理器包括：解码电路，用于对加载矩阵对指令解码，该加载指令对指令具有用于操作码、源标识符和目的地标识符的字段，该源标识符和目的地标识符用于分别标识源矩阵和目的地矩阵，每个矩阵都具有等于真的PAIR参数；以及执行电路，用于执行经解码的加载矩阵对指令，以分别从所标识的源矩阵的左片和右片的对应元素位置加载所标识的目的地矩阵的左片和右片的每个元素，其中执行从第一行开始一次对所标识的目的地矩阵的一行进行操作。
-
公开(公告)号：CN109840066A
公开(公告)日：2019-06-04
申请号：CN201811258512.2
申请日：2018-10-26
申请人： 英特尔公司
发明人： R·凡伦天 , M·查尼 , R·萨德 , E·乌尔德-阿迈德-瓦尔 , J·科巴尔
IPC分类号： G06F7/483
摘要： 本申请公开了用于将浮点值从半精度转换为单精度的装置和方法。本发明的实施例是处理器，包括执行电路，用于：响应于经解码的指令，将半精度浮点值转换为单精度浮点值，并且将单精度浮点值存储在目的地寄存器的多个元素位置中的每一个中。处理器还包括解码器和目的地寄存器。解码器用于对指令解码以生成经解码的指令。
-
-
公开(公告)号：CN109582359A
公开(公告)日：2019-04-05
申请号：CN201811115434.0
申请日：2018-09-25
申请人： 英特尔公司
发明人： V·马杜里 , E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , M·查尼 , J·科巴尔
IPC分类号： G06F9/30
摘要： 公开了用于将紧缩数据元素移位并提取紧缩数据元素的装置和方法。用于对紧缩四字数据执行左移操作的装置和方法。例如，处理器的一个实施例包括：解码器，用于对左移指令解码以生成经解码的左移指令；第一源寄存器，用于存储多个紧缩四字数据元素；执行电路，用于执行经解码的左移指令，该执行电路包括移位电路，该移位电路用于将分别来自第一源寄存器中的第一和第二紧缩四字数据元素位置的至少第一和第二紧缩四字数据元素左移在立即数值中或在第二源寄存器中的控制值中指定的量，以生成第一和第二左移的四字；执行电路用于引起选择第一和第二左移的四字的16个最高有效的位用于分别被写入到目的地寄存器的第一和第二四字元素位置的16个最低有效的位的区域；并且所述目的地寄存器用于存储第一和第二左移的四字的16个最高有效的位的指定集合。
-
公开(公告)号：CN114327620A
公开(公告)日：2022-04-12
申请号：CN202110997179.2
申请日：2021-08-27
申请人： 英特尔公司
摘要： 描述了关于具有数据流执行电路的可配置加速器的系统、方法和装置。在一个实施例中，硬件加速器包括多个数据流执行电路、交叉依赖性网络和存储器执行接口，每个数据流执行电路都包括：寄存器堆、多个执行电路、以及图站电路，图站电路包括多个数据流操作条目，每个数据流操作条目都包括指示用于数据流操作的输入操作数何时在寄存器堆中可用的相应“就绪”字段，并且图站电路用于：当第一数据流条目的操作数可用时，选择该第一数据流操作条目用于执行；以及当执行的结果被存储在寄存器堆中时，清除第一数据流操作条目中的输入操作数的“就绪”字段；交叉依赖性网络耦合在多个数据流执行电路之间，用于根据第二数据流操作条目在多个数据流执行电路之间发送数据；存储器执行接口耦合在多个数据流执行电路与高速缓存区块之间，用于根据第三数据流操作条目在多个数据流执行电路与高速缓存区块之间发送数据。
-
公开(公告)号：CN109992303A
公开(公告)日：2019-07-09
申请号：CN201811452175.0
申请日：2018-11-30
申请人： 英特尔公司
发明人： R·萨德 , S·卢巴诺维奇 , A·格雷德斯廷 , Z·斯波比尔 , A·海内克 , R·凡伦天 , M·J·查尼 , B·托尔 , J·科巴尔 , E·乌尔德-阿迈德-瓦尔 , M·阿德尔曼
摘要： 本文详述的实施例涉及用于将片寄存器对存储到存储器的系统和方法。在一个示例中，一种处理器包括：解码电路，用于对存储矩阵对指令解码，该存储矩阵对指令具有用于操作码、源标识符和目的地标识符的字段，该源标识符和目的地标识符用于分别标识源矩阵和目的地矩阵，每个矩阵都具有等于真的PAIR参数；以及执行电路，用于执行经解码的存储矩阵对指令，以分别将所标识的源矩阵的左片和右片的每个元素存储到所标识的目的地矩阵的左片和右片的对应元素位置，其中该执行一次对所标识的源矩阵的一行的C个元素的块进行存储。
-
公开(公告)号：CN109992300A
公开(公告)日：2019-07-09
申请号：CN201811443526.1
申请日：2018-11-29
申请人： 英特尔公司
发明人： R·萨德 , S·卢巴诺维奇 , A·格雷德斯廷 , Z·斯波比尔 , A·海内克 , R·凡伦天 , M·J·查尼 , B·托尔 , J·科巴尔 , E·乌尔德-阿迈德-瓦尔 , M·阿德尔曼
IPC分类号： G06F9/30
摘要： 本申请提供了用于点积操作的系统、方法和装置。本文中详述的实施例涉及矩阵操作。例如，详述了对矩阵(片)点积操作的指令支持的实施例。示例性指令包括：计算有符号字的点积，并累加在矩阵对的四字数据元素中。此外，在一些实例中，将矩阵对的非累加四字数据元素设置为零。
-
公开(公告)号：CN109840070A
公开(公告)日：2019-06-04
申请号：CN201811284253.0
申请日：2018-10-31
申请人： 英特尔公司
发明人： R·凡伦天 , M·J·查尼 , R·萨德 , E·乌尔德-阿迈德-瓦尔 , J·科巴尔
IPC分类号： G06F7/57
摘要： 本申请公开了处置半精度操作数的系统、方法和装置。本文中详述的实现方式包括但不限于一种装置，该装置具有指令执行电路和寄存器，该指令执行电路用于执行经解码的指令，该经解码的指令具有利用半精度浮点数据的至少一个操作数，该寄存器用于存储与利用半精度浮点数据的至少一个操作数有关的控制信息，其中该控制信息用于指定指令的执行的下溢操作何时将被转储清除为零以及指令的非正规输入何时将被归零。
-
公开(公告)号：CN104919416B
公开(公告)日：2017-09-05
申请号：CN201380062559.0
申请日：2013-06-30
申请人： 英特尔公司
CPC分类号： G06F9/30021 , G06F9/30018 , G06F9/30036 , G06F9/30109 , G06F9/30145 , G06F9/30185 , G06F9/3838 , G06F9/3887
摘要： 指令和逻辑提供SIMD地址冲突检测功能。一些实施例包括具有寄存器的处理器，所述寄存器具有可变的多个数据字段，每一个数据字段将数据元素的偏移存储在存储器中。目的寄存器具有相对应的数据字段，这些数据字段中的每一个存储可变的第二多个位，以存储具有针对每一个偏移的掩码位的冲突掩码。响应于对矢量冲突指令进行解码，执行单元比较每一个数据字段与每个较不重要的数据字段中的偏移，以确定它们是否保存着匹配的偏移，以及在目的寄存器中的相对应的冲突掩码中，设置与具有匹配偏移的较不重要的数据字段相对应的任何掩码位。矢量地址冲突检测可以与可变尺寸的元素一起使用，并生成冲突掩码以解决在聚集‑修改‑分散SIMD操作中的相关性。
-
公开(公告)号：CN109992304A
公开(公告)日：2019-07-09
申请号：CN201811452229.3
申请日：2018-11-30
申请人： 英特尔公司
发明人： R·萨德 , S·卢巴诺维奇 , A·格雷德斯廷 , Z·斯波比尔 , A·海内克 , R·凡伦天 , M·J·查尼 , B·托尔 , J·科巴尔 , E·乌尔德-阿迈德-瓦尔 , M·阿德尔曼
摘要： 本文详述的实施例涉及用于加载片寄存器对的系统和方法。在一个示例中，一种处理器包括：解码电路，用于对加载矩阵对指令解码，该加载指令对指令具有用于操作码、源标识符和目的地标识符的字段，该源标识符和目的地标识符用于分别标识源矩阵和目的地矩阵，每个矩阵都具有等于真的PAIR参数；以及执行电路，用于执行经解码的加载矩阵对指令，以分别从所标识的源矩阵的左片和右片的对应元素位置加载所标识的目的地矩阵的左片和右片的每个元素，其中执行从第一行开始一次对所标识的目的地矩阵的一行进行操作。
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.03 秒)
